搜索到10766篇“ 寄生电容“的相关文章
寄生电容测试方法
本发明提供一种寄生电容测试方法,基于寄生电容测试结构实现,寄生电容测试结构包括:第一掺杂区域及第二掺杂区域,形成于外延层上;其中,第一掺杂区域及第二掺杂区域之间电气隔离;第一金属结构,形成于第一掺杂区域上并作为第一电极;...
李佳俊
HKMG寄生电容测试结构的版图
本发明提供一种HKMG寄生电容测试结构的版图,包括伪栅图形;设于伪栅图形间及伪栅图形上的多个接触孔图形;设于伪栅图形上且长度小于伪栅图形的伪栅有源区图形,伪栅有源区图形与接触孔图形不重叠。本发明的版图中设计的电容结构不增...
雷海波汪雪娇石晶刘巍张亮徐翠芹
寄生电容的测试电路和测试方法
本发明提供一种寄生电容的测试电路和测试方法,参考支路和测试支路分设若干功能区,所述参考支路的晶体管的栅极电连接参考驱动支路,功能区上设有参考接触孔,所述参考接触孔输出参考电流至参考读取支路;所述参考接触孔与所述栅极之间具...
孙杰郁玉玲王艳辉
超宽带互联结构寄生电容优化结构
本发明公开一种超宽带互联结构寄生电容优化结构,应用于信号传输领域,针对现有的封装结构传输性能较低的问题;本发明对于外部接口与芯片间的互联,采用外部接口SMA‑微带线‑类同轴‑带状线‑类同轴‑BGA焊球的互联结构,对于芯片...
张铁笛陈子游
形成具有低寄生电容的隔离区域
本公开涉及形成具有低寄生电容的隔离区域。一种方法,包括:形成栅极堆叠,以及蚀刻栅极堆叠以形成穿透栅极堆叠的沟槽。栅极堆叠下方的电介质隔离区域暴露于沟槽,并且栅极堆叠的第一部分和第二部分被沟槽隔开。该方法包括:执行第一沉积...
刘蕴萱林立峰林嘉慧李资良
晶体管寄生电容测试模组、装置及方法
本申请提供一种晶体管寄生电容测试模组、装置及方法,该晶体管寄生电容测试模组包括:第一模块和第二模块;第一模块和第二模块均包括待测试晶体管与第一晶体管;待测试晶体管与对应的第一晶体管共用体区以及第一电极,第一电极为漏极或源...
曹成伟季祥海
一种测试结构及栅极寄生电容的校准方法
本发明提供一种测试结构及栅极寄生电容的校准方法,测试结构一可校准ITF文书中第一金属层相关的尺寸和厚度表格;测试结构二为MOS结构去除源漏区的接触孔,设计相同沟道长度、相同周围环境、不同沟道宽度的测试结构二,以此结构校准...
张倩倩韩志永刘慧
形成具有低寄生电容和减少损伤的隔离区域
本公开涉及形成具有低寄生电容和减少损伤的隔离区域。一种方法包括:形成多个半导体区域;形成多个栅极堆叠,其中多个栅极堆叠在多个半导体区域的第一部分上;以及蚀刻多个栅极堆叠以在多个栅极堆叠中形成多个开口。多个开口包括在第一栅...
林子敬
形成具有低寄生电容和降低的损伤的隔离区域
本公开涉及形成具有低寄生电容和降低的损伤的隔离区域。一种结构,包括:多个半导体区域、彼此直接相邻的第一栅极堆叠和第二栅极堆叠、位于第一栅极堆叠中的第一鳍隔离区域、和位于第二栅极堆叠中的第二鳍隔离区域。第一鳍隔离区域和第二...
林子敬赖俊良吴昀铮
一种低寄生电容的MEMS加速度计及制备方法
本申请属于惯性传感器技术领域,具体公开了一种低寄生电容的MEMS加速度计及制备方法。通过本申请,在拾取电极背部正对位置形成镂空区域,降低拾取电极与上盖硅衬底之间的正对面积降低寄生电容。此外,在拾取电极之间设置接地极板,屏...
范继赵坤伟陈天佑刘骅锋伍文杰

相关作者

朱慧珑
作品数:1,193被引量:1H指数:1
供职机构:中国科学院微电子研究所
研究主题:半导体器件 沟道 堆叠 衬底 电子设备
尹海洲
作品数:522被引量:2H指数:1
供职机构:中国科学院微电子研究所
研究主题:半导体器件 半导体结构 沟道 鳍片 栅极
张波
作品数:4,965被引量:7,038H指数:42
供职机构:电子科技大学
研究主题:功率半导体器件 半导体功率器件 电能传输系统 无线 导电类型
王泽毅
作品数:62被引量:71H指数:5
供职机构:清华大学
研究主题:VLSI 集成电路 寄生电容 超大规模集成电路 边界元素法
骆志炯
作品数:332被引量:5H指数:1
供职机构:中国科学院微电子研究所
研究主题:半导体器件 半导体结构 沟道 堆叠 介质层