搜索到114篇“ 扰码器“的相关文章
一种光传送网伪随机序列并行码解码器的实现方法
本发明涉及数字通信技术领域,具体涉及一种光传送网伪随机序列并行码解码器的实现方法,包括基于码编码签的原数字序列信号推导并行码;基于所述并行码设计帧同步码器;基于所述并行码设计帧同步解码器,该方法以线性反馈...
周伟罗青松梁晓东潘必韬谢晓兰敬超程小辉
数据安全处理系统、码器和数据安全处理方法
本申请公开了一种数据安全处理系统、码器和数据安全处理方法,涉及指令集架构领域、数据安全领域。其中,该系统包括:存储器,用于存储数据;处理组件,用于生成数据访问请求,其中,数据访问请求用于访问存储器中存储的目标数据;码...
裘柏强崔晓夏
DVB-T中伪随机序列码器的FPGA实现被引量:2
2024年
伪随机序列在伪码测距、导航、数字数据乱器、噪声产生器、通信加密中有着广泛的应用。在这些实际应用中,常常利用现场可编程门阵列(FPGA)来产生伪随机序列,这便于系统设计和测试的实现。针对数字地面电视广播(DVB-T)标准,以线性反馈移位寄存器电路为基础,设计了一种并行伪随机序列产生方法,该方法简单而高效地实现DVB-T系统码流数据的码。实验结果表明,MATLAB码算法结果与FPGA码模块仿真结果和硬件实现结果一致,该设计方法切实可行。
陈振林
关键词:伪随机序列DVB-TMATLABVERILOG
基于FPGA的SDI并行码器设计与实现
2024年
文章深入研究了SDI协议和码原理,在串行码的基础上,提出了一种并行码算法,并基于移位寄存器和异或门完成了硬件实现,采用FPGA实现了20位并行SDI码和解码器。相较于串行码,并行码能够以更低的时钟频率实现更稳定可靠的加和解,更好地满足SDI和SERDES接口的高速传输需求。采用Verilog语言和流水线技术实现了并行码模块,并在FPGA平台上完成了仿真、环路测试和功能验证。测试表明,该方案可实现稳定的SDI码和解码,相对比于使用IP核,减少了约30%LUT资源的使用。
吴智杰刘汉瑞吴浩怡
关键词:FPGASDI扰码流水线
码器同步方法、装置和电子设备
本发明提供一种码器同步方法、装置和电子设备,通过对采集的模拟信号进行预处理,生成原始3元码码流,通过原始3元码码流可以更好的表示采集的模拟信号的特征;对原始3元码码流进行解复用,生成4种解复用后的3元码码流,通过解复用...
乔旷怡房亮谈树峰王利
一种并行码器的生成方法
本发明属于电子通信技术领域,涉及一种并行码器的生成方法:(1)、根据n位反馈移位寄存器序列生成多项式,得到串行码生成器的每个寄存器输出表达式;(2)、以每个寄存器前一个时钟周期的输出作为输入矩阵<Image file...
魏星乐立鹏安印龙谢应辉陈战
一种同步码器的方法及装置
本发明提供一种同步码器的方法及装置,其中,该方法包括:接收至少一个第一伪随机序列;对于每个第一伪随机序列,根据第一伪随机序列确定目标比特值,判断目标比特值与第一伪随机序列中第一个比特值是否相等,得到至少一个对比结果;若...
谈树峰乔旷怡房亮王利刘晓娟刘珍珍贾会张煜泽
码器同步方法、装置和电子设备
本发明提供一种码器同步方法、装置和电子设备,通过对采集的模拟信号进行预处理,生成原始3元码码流,通过原始3元码码流可以更好的表示采集的模拟信号的特征;对原始3元码码流进行解复用,生成4种解复用后的3元码码流,通过解复用...
乔旷怡房亮谈树峰王利
一种同步码器的方法及装置
本发明提供一种同步码器的方法及装置,其中,该方法包括:接收至少一个第一伪随机序列;对于每个第一伪随机序列,根据第一伪随机序列确定目标比特值,判断目标比特值与第一伪随机序列中第一个比特值是否相等,得到至少一个对比结果;若...
谈树峰乔旷怡房亮王利刘晓娟刘珍珍贾会张煜泽
一种并行码器的生成方法
本发明属于电子通信技术领域,涉及一种并行码器的生成方法:(1)、根据n位反馈移位寄存器序列生成多项式,得到串行码生成器的每个寄存器输出表达式;(2)、以每个寄存器前一个时钟周期的输出作为输入矩阵<Image file...
魏星乐立鹏安印龙谢应辉陈战
文献传递

相关作者

王兆明
作品数:8被引量:0H指数:0
供职机构:UT斯达康
研究主题:光同步 逻辑表示 位并行 扰码器 扰码
于健
作品数:635被引量:0H指数:0
供职机构:华为技术有限公司
研究主题:发送 站点 字段 通信装置 接入点
赵堂录
作品数:7被引量:0H指数:0
供职机构:中兴通讯股份有限公司
研究主题:SDH 光同步 混合数据 解扰 自动保护倒换
袁军
作品数:11被引量:6H指数:2
供职机构:中南大学
研究主题:用户调度 波束成形 跨层优化 神经网络 波束切换
张睿
作品数:34被引量:1H指数:1
供职机构:天津光电通信技术有限公司
研究主题:交换网络 插卡 压缩信号 交换芯片 交换架构