公共文化服务平台

搜索到1131篇“ 高速串行传输“的相关文章

基于CoaXPress接口的高速串行传输系统设计: 2024年; CoaXPress是一种新型高速数字图像传输接口标准,适用于各种高速和高带宽图像传输应用。本文设计实现了一种基于CoaXPress接口的高速串行传输系统。针对多路高速串行数据传输、调度、缓存和同步难题,硬件上每个模块设计4路CoaXPress接口,模块以FPGA为核心,采用PCIe3.0×8接口与主控制器进行通信,使用DDR4缓存高速数据;FPGA固件逻辑设计中使用XDMA硬核与主控制器进行通信,使用FDMA完成对DDR4的数据调度,使用GTH收发高速串行数据;采用FIFO缓存同步技术和PXI_TRIG触发总线技术相结合的方法,成功地实现了8个CoaXPress发送模块共32路发送接口之间的同步。最终对CoaXPress接口模块和系统进行了测试,CoaXPress接口的眼图、码速率、误码率、同步精度均满足要求。本文所设计的基于CoaXPress接口的高速串行传输系统工作稳定,性能可靠,已应用于新一代空间飞行器载荷—数传链路测试。; 张梓浩范瑞凝赵光权李思见古键光; 关键词：高速串行传输 FPGA FDMA

高速串行传输数据相位对齐方法、存储介质及终端设备: 本发明属于相位对齐方法，为解决目前普遍采用的相位对齐方法，如果延时模块能提供的总延时不够，容易找到错误的有效窗口结束位置，即使在延时模块提供的总延时内能找到有效窗口的开始位置和结束位置，完成相位对齐的时间也不受控制，且用...; 周二瑞严明李刚刘璐郭明安杨少华李斌康

一种编码器、芯片、高速串行传输接口及电子设备: 本申请涉及一种编码器、芯片、高速串行传输接口及电子设备，属于电子电路技术领域。所述编码器，用于将并行输入的N位PRBS信号编码成并行的N位上拉驱动信号和并行的N位下拉驱动信号输出，N为大于等于2的偶数。由于本申请所示的编...; 莫善岳

一种解码器、芯片、高速串行传输接口及电子设备: 本申请涉及一种解码器、芯片、高速串行传输接口及电子设备，属于电子技术领域。该解码器用于将并行输入的N路第一目标数据、N路第二目标数据，解码成并行的N位PRBS数据输出，N路第一目标数据为对第一采样数据进行串并转换后所得的...; 莫善岳李征陈艳

高速串行传输数据相位对齐方法、存储介质及终端设备: 本发明属于相位对齐方法，为解决目前普遍采用的相位对齐方法，如果延时模块能提供的总延时不够，容易找到错误的有效窗口结束位置，即使在延时模块提供的总延时内能找到有效窗口的开始位置和结束位置，完成相位对齐的时间也不受控制，且用...; 周二瑞严明李刚刘璐郭明安杨少华李斌康; 文献传递

一种基于LVDS的高速串行传输的装置及数据传输方法: 本发明一种基于LVDS的高速串行传输装置及其方法，涉及数据通信的技术领域，包括发送器和接收器，所述发送器与接收器通信连接，其特征在于：所述发送器用于负责处理数据的发送，所述接收器用于负责处理数据的接收；所述发送器和接收器...; 刘建华李远深; 文献传递

一种基于LVDS的高速串行传输装置及其方法: 本发明一种基于LVDS的高速串行传输装置及其方法，涉及数据通信的技术领域，包括发送器和接收器，所述发送器与接收器通信连接，其特征在于：所述发送器用于负责处理数据的发送，所述接收器用于负责处理数据的接收；所述发送器和接收器...; 刘建华李远深; 文献传递

一种面向多处理器互连的高速串行传输系统设计被引量：5: 2020年; 为了应对大数据量实时处理,解决处理器间通信带宽瓶颈.采用自主设计的混合多FPGA平台搭建了面向新型RISC-V处理器互连的高速串行传输系统,通过对互连接口的改进,实现了单通道4倍传输速率的提升.实验表明,该系统总吞吐率可达300 Gbps,单通道速率最高可达25 Gbps,支持的互连链路大于40路,传输误码率低于1E-11,能够满足高带宽、高可靠性传输需求,同时极大地减少了IO管脚数量.最后,基于该系统,在相同速率下对比和评估了3种高速串行协议的实现情况,为传输效率提升和系统优化提供帮助.; 许晋彰景乃锋蒋剑飞; 关键词：高速串行 FPGA设计

基于高速串行传输的存储器接口设计与应用研究: 近年来随着信息传输需求的不断增长,高速串行传输技术得到快速发展和广泛应用。鉴于其在传输速率、信号质量、传输信道以及输入输出引脚(I/O)数量方面的优势,高速串行通信正逐步成为现代计算机系统以及芯片间实现数据通信的重要技术...; 陈雅泽; 关键词：存储器接口高速串行传输图像压缩编码; 文献传递

相关作者