您的位置: 专家智库 > >

国家重点基础研究发展计划(2009CB320202)

作品数:8 被引量:15H指数:3
相关作者:王东辉侯朝焕张铁军薛志远朱浩更多>>
相关机构:中国科学院中国科学院大学中国科学院研究生院更多>>
发文基金:国家重点基础研究发展计划国家科技重大专项国家自然科学基金更多>>
相关领域:电子电信自动化与计算机技术更多>>

文献类型

  • 8篇期刊文章
  • 1篇会议论文

领域

  • 6篇电子电信
  • 3篇自动化与计算...

主题

  • 5篇处理器
  • 1篇带通
  • 1篇带通滤波
  • 1篇带通滤波器
  • 1篇代码
  • 1篇代码优化
  • 1篇单步
  • 1篇低功耗
  • 1篇低噪
  • 1篇低噪声
  • 1篇低噪声放大器
  • 1篇信号
  • 1篇信号处理
  • 1篇信号处理器
  • 1篇性能数据
  • 1篇有序二叉决策...
  • 1篇数据CACH...
  • 1篇数字信号
  • 1篇数字信号处理
  • 1篇数字信号处理...

机构

  • 6篇中国科学院
  • 5篇中国科学院大...
  • 1篇上海交通大学
  • 1篇中国科学院研...

作者

  • 6篇侯朝焕
  • 6篇王东辉
  • 4篇张铁军
  • 3篇朱浩
  • 3篇薛志远
  • 2篇高瑛珂
  • 2篇李泉泉
  • 2篇王琪
  • 1篇褚瑞
  • 1篇周亮
  • 1篇毛军发
  • 1篇应欢
  • 1篇华斯亮

传媒

  • 4篇微电子学与计...
  • 2篇计算机辅助设...
  • 1篇Journa...
  • 1篇电子学报

年份

  • 3篇2014
  • 2篇2013
  • 3篇2012
  • 1篇2010
8 条 记 录,以下是 1-9
排序方式:
一种基于模拟器的动态性能数据的统计方法
2014年
给出了一种基于模拟器的动态性能数据的统计方法.通过该方法,可以高效地实现对应用程序的分支执行概率、关键路径的统计.这种方法相比于依靠编译器来实现的性能分析工具而言,它具备实现简单,复杂度低等优势.
朱浩薛志远王东辉侯朝焕
关键词:模拟器
可复用微处理器片上调试功能的设计与实现被引量:7
2012年
为了方便软件与应用系统的开发与调试,提出一种可复用的微处理器片上调试方法.通过设计通用的调试指令集和增加调试模块,并扩展处理器内核功能,实现了断点设置与取消、内核运行的流水级精确控制、内核资源访问、任意程序段运行中特殊事件的统计等片上调试功能.该方法已在自主研发的SuperV_EF01DSP上实现.在CMOS 90nm工艺下的综合结果表明,新增的片上调试功能不影响SuperV_EF01DSP的关键路径时序,而芯片总面积仅增加了3.87%.
王琪高瑛珂华斯亮张铁军王东辉侯朝焕
关键词:片上调试可复用数字信号处理器单步
Design of a 0.5 V CMOS cascode low noise amplifier for multi-gigahertz applications
2012年
This paper presents the design of 0.5 V multi-gigahertz cascode CMOS LNA for low power wireless communication.By splitting the direct current through conventional cascode topology,the constraint of stacking-MOS structure for supply voltage has been removed and based on forward-body-bias technology,the circuit can operate at 0.5 V supply voltage.Design details and RF characteristics have been investigated in this paper.To verify the investigation,a 0.5 V 5.4 GHz LNA has been fabricated through 0.18μm CMOS technology and measured. Measured results show that it obtains 9.1 dB gain,3 dB NF with 0.5 V voltage and 2.5 mW power dissipation. The measured IIP3 is -3.5 dBm.Compared with previously published cascode LNA,it achieves the lowest supply voltage and lowest power dissipation with competitive RF performances.
刘宝宏周健军毛军发
关键词:CMOS技术低噪声放大器千兆赫MOS结构
一种新型双环双模带通滤波器被引量:4
2010年
本文提出了一种由一个环形谐振器和一个微扰小环构成的新型双环双模带通滤波器.微扰小环具有两个可调参数,增加了调整双模的自由度,从而更容易地调节双模,便于实现滤波器的小型化.抽头输入输出耦合结构可以方便地调整双模滤波器的两个传输零点,从而改善滤波器的通带特性.最后实现了中心频率为2.41GHz,相对带宽为17.77%的双环双模带通滤波器,通带内插入损耗为0.67dB,回波损耗为17dB,且带外衰减大于20dB.
褚瑞周亮毛军发
关键词:带通滤波器双模双环
一种面向快速条件断点的代码优化与生成策略
2014年
提出了一种面向快速条件断点的代码优化与生成策略.将断点条件映射为布尔函数,并用有序二叉决策图进行描述,通过合并图中的冗余节点以及删除无关节点实现代码优化.在代码生成方面,通过对简化有序二叉决策图模型进行拓扑排序获取了子条件间的控制流信息,并通过查找已定义的指令模板实现了最终的代码输出.该方法已应用于自主研发的SuperV DSP处理器配套调试器上.
朱浩应欢王东辉侯朝焕
关键词:有序二叉决策图代码优化
一种基于串口通信的DSP调试平台设计被引量:4
2013年
给出了一种基于串口的DSP调试平台设计方法.通过该方法,DSP调试平台实现了对应用程序的加载、上传、执行与校验.同时,通过对SuperV处理器中执行信息的实时反馈,调试平台与模拟器完成协同调试.
薛志远朱浩张铁军王东辉侯朝焕
关键词:DSP
基于Load重用的低功耗数据Cache设计
2014年
针对嵌入式处理器中数据Cache功耗显著的特点,提出了一种基于Load重用的低功耗数据Cache设计方法.通过保存Load指令从数据Cache中取回的数据,实现了随后Load指令对该数据的重新使用,从而减少了数据Cache的访问次数,有效降低了数据Cache的功耗.在SuperV_EF01DSP上的实验结果显示,采用该方法后,在处理器性能没有损失的情况下,数据Cache功耗平均降低29.48%,面积仅增加0.64%.
李泉泉薛志远张铁军王东辉侯朝焕
关键词:低功耗数据CACHE嵌入式处理器
A Power and Area Efficient CMOS Charge-Pump Phase-Locked Loop
In this paper,a power and area efficient charge-pump phase-locked loop(CPPLL)is proposed.The design utilizes a...
Siliang HuaHua YangYan LiuQuanquan LiDonghui Wang
面向推断执行处理器的Trace压缩方法
2013年
实时收集应用程序在处理器中的trace信息对于硅后验证和软件调试具有重要意义.受限于处理器片上存储资源和通信带宽,为了提高trace信息的压缩效率以进行实时调试,提出一种面向推断执行处理器的实时trace压缩方法.该方法充分利用推断位和程序计数器(PC)的冗余特性,分别采用两级压缩后输出,保证了PC值的局部性和整个trace信息的完整性.在SuperV DSP中进行验证的结果表明,文中方法比传统方法的压缩率平均提高21.95%,可以更好地满足推断执行处理器的实时调试需求.
高瑛珂王琪李泉泉张铁军王东辉侯朝焕
共1页<1>
聚类工具0