您的位置: 专家智库 > >

福建省科技创新平台建设项目(2009C0102)

作品数:2 被引量:1H指数:1
相关作者:施隆照王仁平更多>>
相关机构:福州大学更多>>
发文基金:福建省科技创新平台建设项目福建省教育厅资助项目福建省自然科学基金更多>>
相关领域:电子电信更多>>

文献类型

  • 2篇中文期刊文章

领域

  • 2篇电子电信

主题

  • 1篇设计规则检查
  • 1篇时钟
  • 1篇时钟树
  • 1篇时钟树综合
  • 1篇可制造性
  • 1篇可制造性设计
  • 1篇后端设计
  • 1篇布局布线

机构

  • 2篇福州大学

作者

  • 2篇王仁平
  • 2篇施隆照

传媒

  • 1篇电子科技
  • 1篇电子工艺技术

年份

  • 2篇2010
2 条 记 录,以下是 1-2
排序方式:
电子产品面板控制芯片的物理验证被引量:1
2010年
电子产品面板控制芯片在Astro工具中完成版图设计后,输出的GDS文件必须采用专门的物理验证工具进行设计规则检查和版图与原理图一致性检查以确保版图设计的正确性。违反检查规则的版图将成为芯片生产的隐患,因此必须在掩模版产生之前将其改正。介绍如何使用物理验证工具Dracula对Astro工具导出电子产品面板控制芯片的GDS格式文件进行设计规则检查和版图与电路图一致性检查,并对检查中碰到的问题提出具体的解决办法。
王仁平施隆照
关键词:设计规则检查
电子产品面板控制芯片的后端设计
2010年
采用SOC Encounter基于华虹NEC 0.35μm CZ6H 1P3AL工艺,进行电子产品面板控制芯片的版图设计。在版图设计过程中,采用时序驱动布局,同时限制布局密度达到良好的效果,利用时钟树自动综合和手动修改相结合,使时钟偏移尽可能少。并对在电源网络连接、布线时遇到的问题,提出解决办法。最终实现该芯片的物理设计,结果满足时序和制造工艺要求,并达到以下指标:工作频率12MHz,芯片面积1.089mm2,功耗为2.7152mW。
王仁平施隆照
关键词:布局布线时钟树综合可制造性设计
共1页<1>
聚类工具0