您的位置： 专家智库 > >

福建省自然科学基金(2009J05143)

作品数：13 被引量：22H指数：4
相关作者：何明华魏榕山王仁平陈寿昌陈锦锋更多>>
相关机构：福州大学更多>>
发文基金：福建省自然科学基金福建省教育厅科技项目福建省科技重大专项更多>>
相关领域：电子电信电气工程文化科学自动化与计算机技术更多>>

文献类型

  • 13篇中文期刊文章

领域

  • 11篇电子电信
  • 1篇电气工程
  • 1篇自动化与计算...
  • 1篇文化科学

主题

  • 3篇单电子晶体管
  • 3篇晶体管
  • 3篇混合结构
  • 3篇SET
  • 3篇HSPICE...
  • 3篇MOS
  • 2篇量子
  • 2篇量子点
  • 2篇版图
  • 2篇版图设计
  • 2篇GE量子点
  • 1篇单片
  • 1篇单片机
  • 1篇淀积
  • 1篇定制
  • 1篇定制设计
  • 1篇多晶
  • 1篇多晶硅
  • 1篇多晶硅发射极
  • 1篇信号

机构

  • 13篇福州大学

作者

  • 9篇何明华
  • 8篇魏榕山
  • 5篇王仁平
  • 3篇陈锦锋
  • 3篇陈寿昌
  • 2篇张雅珍
  • 1篇戴惠明
  • 1篇施隆照
  • 1篇陈传东
  • 1篇陈幼青

传媒

  • 3篇福州大学学报...
  • 2篇电子工艺技术
  • 1篇中国仪器仪表
  • 1篇红外与激光工...
  • 1篇南昌大学学报...
  • 1篇电子测量技术
  • 1篇微电子学与计...
  • 1篇贵州大学学报...
  • 1篇高师理科学刊
  • 1篇广西大学学报...

年份

  • 8篇2011
  • 4篇2010
  • 1篇2009
共 13 条 记 录，以下是 1-10
全选 清除 导出
排序方式：
HPT型Ge量子点红外探测器
2011年
异质结光敏晶体管(HPT)是一种具有内部电流增益的光电探测器,且与异质结双极晶体管(HBT)的制作工艺完全兼容。利用超高真空化学气相淀积(UHV/CVD)方法在HBT晶体管的基区和集电区间加入多层Ge量子点材料作为光吸收区。TEM和DCXRD测试结果表明,生长的多层Ge量子点材料具有良好的晶体质量。为了提高HPT的发射极注入效率,采用高掺杂多晶硅作为发射极,并制作出两端HPT型Ge量子点探测器。室温条件下的测试结果表明,HPT型量子点探测器具有低的暗电流密度和高的反向击穿电压。-8 V偏压下,HPT型量子点探测器在1.31μm和1.55μm处的响应度分别为4.47mA/W和0.11 mA/W。与纵向PIN结构量子点探测器相比,HPT型量子点探测器在1.31μm和1.55μm处的响应度分别提高了104倍和78倍。
魏榕山何明华
关键词：GE量子点多晶硅发射极
应用于14bit SAR ADC的高精度比较器的设计被引量：4
2011年
基于预防大锁存理论,设计了一款带有三级前置运算放大器和latch再生电路的高精度比较器.为了实现高精度,采用了输入失调储存(IOS)和输出失调储存(OOS)级联的消失调方法,有效降低了比较器的输入失调电压.传统的比较器动态失调测试方法非常耗时,为此采用新的带负反馈网络的动态失调测试电路,从而大大提高了比较器的设计和仿真效率.Hhnec CZ6H(0.35μm)工艺下,仿真表明,比较器能够分辨的最小信号为33.2μV,满足14 bit SAR ADC对比较器的性能要求.
陈幼青何明华
关键词：SAR比较器
基于SET/MOS混合结构的表决器电路的设计
2011年
基于单电子晶体管(SET)的库仑阻塞和库仑振荡效应,利用SET和MOS管的互补特性,提出了一种基于SET/MOS混合电路的新型表决器电路。利用HSPICE对所设计的表决器电路进行仿真验证,仿真结果表明SET/MOS混合电路能够实现表决器的功能。与传统CMOS电路相比,该SET/MOS混合电路使用的管子数目大大减少,功耗显著降低。
魏榕山陈锦锋陈寿昌何明华
关键词：单电子晶体管表决器HSPICE仿真
基于SET/MOS混合结构的4-2编码器设计
2011年
基于单电子晶体管(SET)的库仑振荡效应、多栅输入特性和相移特性,实现了SET/MOS混合结构的或门逻辑,并利用该或门逻辑实现了4-2编码器。利用HSPICE对所设计电路进行仿真验证,仿真结果表明该电路能够实现4-2编码器的编码功能。与纯CMOS编码器相比,该SET/MOS混合电路仅由2个PMOS管、2个NMOS管和2个SET构成,具有结构简单、尺寸小、集成度高的优点。
魏榕山陈锦锋陈寿昌何明华
关键词：单电子晶体管HSPICE仿真
基于SET/MOS混合结构的奇偶校验码产生电路的设计
2011年
基于单电子晶体管(SET)的库仑振荡效应和多栅输入特性,利用SET和金属氧化物半导体场效应晶体管(MOS管)的互补特性,设计了基于SET/MOS混合电路的奇偶校验码产生电路。利用HSPICE对所设计电路进行仿真验证,结果表明,该电路能够实现产生奇偶校验码的功能。该SET/MOS混合电路的实现只需要1个PMOS管、1个NMOS和1个多栅输入SET。与传统CMOS电路相比,SET/MOS混合电路使用的管子数目大大减少,功耗显著降低。
陈锦锋魏榕山陈寿昌何明华
关键词：单电子晶体管HSPICE仿真
现代逻辑设计实验教学探索
2010年
针对现代逻辑设计实验教学,提出改变实验组织方式、改革实验方法、更新实验内容和实验评价体系等教学探索措施.加强设计性、创新性实验,激发学生学习兴趣,提高学生实践动手能力,训练学生逻辑思维和创新意识.通过范例详细介绍了实验教学改革具体的实施过程,使学生树立正确的工程设计思想,培养学生分析和解决工程实际问题的能力.
王仁平
关键词：实验教学
MAC控制器IP硬核的设计与验证
2010年
采用布局布线工具Encounter对MAC控制器IP硬核进行版图设计,版图设计完成后通过编辑StreamOut.map文件中层数导出符合Virtusoo工具要求的GDS文件,并基于Virtuso环境采用Calibre工具对MAC控制器IP硬核进行物理验证,对设计规则检查和版图与原理图一致性检查中存在的违规提出具体解决办法。通过物理验证后的版图导出def格式文件采用Star-RCXT工具进行寄生参数抽取,得到内部互连网络的详细寄生参数值用PrimeTime工具做精确时序分析。最终成功实现满足时序和制造工艺要求的MAC控制器IP硬核,达到设计的目标和要求。
王仁平何明华
关键词：版图设计静态时序分析
电子产品面板控制芯片的物理验证被引量：1
2010年
电子产品面板控制芯片在Astro工具中完成版图设计后,输出的GDS文件必须采用专门的物理验证工具进行设计规则检查和版图与原理图一致性检查以确保版图设计的正确性。违反检查规则的版图将成为芯片生产的隐患,因此必须在掩模版产生之前将其改正。介绍如何使用物理验证工具Dracula对Astro工具导出电子产品面板控制芯片的GDS格式文件进行设计规则检查和版图与电路图一致性检查,并对检查中碰到的问题提出具体的解决办法。
王仁平施隆照
关键词：设计规则检查
高性能64位并行前缀加法器全定制设计被引量：1
2011年
基于64位基4的Kogge-Stone树算法原理,采用多米诺动态逻辑、时钟延迟多米诺和传输管逻辑等技术来设计和优化并行前缀加法器的结构,达到减少了加法器各级门的延迟时间目的.为实现版图面积小、性能好,采用启发式欧拉路径算法来确定块进位产生信号电路结构,采用多输出多米诺逻辑来优化块进位传播信号,采用6管传输管逻辑的半加器.该加法器全定制设计采用SMIC 0.18μm 1P4M CMOS工艺,版图面积为0.137 9mm2,在最坏情况下完成一次64位加法运算的时间为532.26 ps.
王仁平何明华魏榕山陈传东戴惠明
关键词：并行前缀加法器
基于MCU的SoC芯片版图设计与验证被引量：6
2011年
设计应用于数字抄表系统的基于MCU的SoC芯片.芯片内部集成多个硬宏单元,采用数字和模拟分开放置的方式基于SMIC 0.18μm 1P6M工艺进行版图设计.进行等效验证、静态时序验证、后仿真和基于Virtuso环境采用Calibre工具进行的物理验证.研究和解决在版图设计和验证过程中碰到的问题.最终设计的SoC芯片满足时序和制造工艺要求.仿真验证结果达到以下指标:工作频率40 MHz,芯片面积5.014 1 mm2,功耗43.12 mW,最大电压降65.262 mV,最大地电压反弹值59.735 mV,电迁移和串扰均低于规定的阈值,通过了后仿真.
王仁平何明华魏榕山
关键词：SOC设计MCU版图设计
全选 清除 导出
共2页<12>
聚类工具0