国家自然科学基金(61173037)
- 作品数：4 被引量：5H指数：1
- 相关作者：任小西沈建龙吴楚吴建宇刘明更多>>
- 相关机构：湖南大学更多>>
- 发文基金：国家自然科学基金更多>>
- 相关领域：自动化与计算机技术更多>>
- 低时延低消耗自由扩展CORDIC算法及结构研究
- 2012年
- 自由扩展CORDIC算法以其计算一些特定函数的能力为我们所熟知。但是有限的适用区间和较慢的速度成为其重要的缺点。虽经大量改进,CORDIC算法在适用区间和执行速度上仍面临较大的挑战。提出的方案通过误差校正的全局自由扩展机制来使收敛域虚拟地达到足够大的区域,且使用降位迭代计算方式并行化加速计算。通过仿真、综合可以看出,与改进的版本相比,得到的新结构改善了有限的收敛域,降低了一个时钟的时延,减少了25.5%的硬件消耗以及35%的功耗。
- 任小西刘明
- 关键词：CORDIC算法低时延低消耗
- 面向多线程应用的片上多核处理器私有LLC优化
- 2015年
- 片上多核处理器已逐渐取代传统超标量处理器成为集成电路设计的主流结构,但芯片的存储墙问题依旧是设计的一个难题。CMP通过大容量的末级高速缓存来缓解访存压力。在软件编程模式向多线程并行方式转变的背景下,针对多线程应用在多核处理器上的Cache访问特征,提出一种面向私有末级Cache的优化算法,通过硬件缓冲器记录处理器访存地址,从而实现共享数据在Cache间的传递机制,有效降低Cache失效开销。实验结果表明,在硬件开销不超过Cache部件0.1%的情况下,测试用例平均加速比为1.13。
- 吴建宇彭蔓蔓
- 关键词：片上多核处理器
- 低时延-消耗的CORDIC算法及结构的研究被引量：4
- 2014年
- CORDIC算法因便于通过硬件实现来计算各种超越函数而得到了广泛的应用。如何减少迭代次数并保持校正因子的计算与补偿的简单性是算法的难点,同时算法还需要扩展角度的范围。将常规的CORDIC算法分为前后两段,减少了迭代的次数,同时在硬件实现时使用移位操作代替查找表,减少了查找表所用的时间,这样做也有利于降低功耗。最后在Altera公司的Cyclone系列芯片EP4CGX22CF19C6上实现了该算法。实验结果表明:在同一数量级误差的基础上,该算法在结构上比常规算法节省了约34.84%的资源,在不同的工作频率上都少用了约6个时钟周期的时延,不同工作频率上系统的功耗最少也下降了约5.54%,并且工作频率越高,功耗下降越大。
- 任小西沈建龙
- 关键词：CORDIC算法低时延功耗
- 基于VPR的FPGA布局算法时延改进被引量：1
- 2014年
- 基于模拟退火的现场可编程门阵列(FPGA)布局算法在计算关键度时存在一定的偏差。为此,提出一种FPGA布局时延改进算法。利用不同的模拟退火温度和交换接收率,以及前后2次布局的时延代价差,对FPGA布局的时延代价进行补偿。通过增加时延补偿模块来调整布局的代价函数,达到重新寻找布局过程中被遗弃的较优解的目的。实验结果表明,在MCNC基准电路上使用改进算法,布局的时延代价和线网代价分别比改进前的算法减少19.2%和0.5%。此外,电路的关键路径时延也得到了不同程度的改善,使得布局质量在各个方面都明显优于优化前的通用布局布线算法。
- 任小西吴楚丁宇
- 关键词：现场可编程门阵列模拟退火算法
