陕西省工业科技攻关项目(2011k06-47)
- 作品数：2 被引量：6H指数：1
- 相关作者：杜慧敏莫迪涵沈绪榜刘天江更多>>
- 相关机构：西安邮电大学西安微电子技术研究所更多>>
- 发文基金：国家自然科学基金陕西省工业科技攻关项目更多>>
- 相关领域：电子电信更多>>
- 基于线性插值法图像缩放的设计与FPGA实现被引量：6
- 2013年
- 针对通用目的的图像缩放处理器对硬件资源要求较高的问题,提出一种占用资源较少的图像缩放硬件实现方案。根据线性插值算法进行图像缩放的硬件设计,其中行、列的插值运算共用一套运算电路,且该运算电路采用流水线结构来实现,从而在减少电路面积的同时提高缩放的速度。采用Design Compiler工具对电路进行综合,之后下载到Virtex XC6VLX550TFPGA芯片上进行验证。综合验证结果表明该方案与Catmull_Rom三次样条插值法设计相比,速度相当,但电路面积减少了4/5。
- 莫迪涵杜慧敏沈绪榜
- 关键词：线性插值FPGA流水线
- 图形处理器中浮点除法器的设计与实现
- 2013年
- 为了弥补图形处理器中浮点除法器占用资源大且适用范围小的不足,给出一种高速低功耗的浮点除法器设计方案。采用SRT算法,修改高阶除法器的复杂结构,结合On-the-fly转换法、SD表示法和常数比较法,降低时间延迟,以VerilogHDL语言对单精度除法器进行实现。在基于FPGA构建的验证平台对除法器进行测试,测试结果表明该浮点除法器的性能满足了项目的要求,精度可达百万分之一。
- 杜慧敏刘天江
- 关键词：浮点处理器SRT单精度
