您的位置: 专家智库 > >

陕西省科学技术研究发展计划项目(2012K06-10)

作品数:5 被引量:11H指数:2
相关作者:樊养余吕国云于泽琦史龙飞冯晖更多>>
相关机构:西北工业大学同济大学更多>>
发文基金:陕西省科学技术研究发展计划项目上海市自然科学基金更多>>
相关领域:电子电信自动化与计算机技术更多>>

文献类型

  • 5篇中文期刊文章

领域

  • 4篇电子电信
  • 1篇自动化与计算...

主题

  • 3篇功放
  • 3篇D类
  • 2篇D类功放
  • 2篇采样
  • 1篇电源
  • 1篇调制
  • 1篇调制器
  • 1篇音频
  • 1篇阵列
  • 1篇数字功放
  • 1篇数字音频
  • 1篇现场可编程
  • 1篇现场可编程门...
  • 1篇谐波
  • 1篇脉冲宽度调制
  • 1篇门阵列
  • 1篇可编程门阵列
  • 1篇控制器
  • 1篇拉格朗日插值
  • 1篇基于FPGA

机构

  • 5篇西北工业大学
  • 1篇同济大学

作者

  • 5篇吕国云
  • 5篇樊养余
  • 4篇于泽琦
  • 3篇史龙飞
  • 1篇冯晖

传媒

  • 2篇电子设计工程
  • 1篇系统工程与电...
  • 1篇电子与信息学...
  • 1篇计算机仿真

年份

  • 4篇2014
  • 1篇2013
5 条 记 录,以下是 1-5
排序方式:
基于FPGA的高性能D类功放控制器设计与实现被引量:7
2014年
针对高性能音频D类功放系统,基于现场可编程门阵列(field programmable gate array,FPGA)设计,实现了一个双声道均匀脉冲宽度调制(uniform pulse width modulation,UPWM)型D类功放控制器。该控制器使用由相同子滤波器抽头级联构成的半带滤波器并时分复用乘法器,以降低可配置插值滤波器的硬件资源消耗,利用sigma-delta调制器的高开环增益,通过构造一个基于查找表的误差校正模块,以较小的硬件代价来预校正控制器使用UPWM技术在信号带宽内所带来的非线性失真。测试结果表明该控制器输出信噪比可达114dB,互调失真仅为-97dB。
樊养余于泽琦袁永金吕国云
关键词:D类功放控制器现场可编程门阵列
高阶多位∑-Δ调制器设计方法研究
2013年
∑-Δ调制器作为数字D类功放的一个重要模块,性能的高低直接影响着数字D类功放的总体性能。针对目前所存在的高阶多位∑-Δ调制器的噪声传递函数(NTF)设计方法对最大稳定输入幅度所产生的限制条件比较苛刻,造成所设计的NTF往往不是最优的情况,提出一种基于多变量优化理论和新的稳定性判定方案的高阶多位∑-Δ调制器NTF设计方法,并设计了一个用于数字D类功放的8阶5位∑-Δ调制器。仿真结果表明,多位∑-Δ调制器性能优于使用传统设计方法设计的∑-Δ调制器,完全满足高性能数字D类功放需求。
于泽琦樊养余冯晖吕国云
关键词:调制器数字功放
用于数字D类放大器的双边PWM调制模块被引量:1
2014年
文中介绍了一种双边PWM调制的数字D类放大器调制模块,使用伪自然采样法消除谐波失真。该伪采样算法是将牛顿-拉夫森迭代法和多项式逼近法相结合而形成的。近年来,虽有较多关于前沿PWM调制(LEPWM)和后沿PWM调制(TEPWM)的数字D类放大器的文献,但基于双边PWM(DEPWM)调制的数字D类放大器方面的文献较少。因此本文利用现有的噪声整形技术,基于牛顿-拉夫森迭代法的伪采样算法等实现了一种用于数字D类放大器的双边PWM调制模块,并使用FPGA搭建了一个24位立体声数字音频D类放大器调制系统。经测试,该调制系统THD+N@6 kHz性能达到-80.5 dB。
史龙飞樊养余吕国云袁永金黄伯骅
一种用于数字D类功放的伪自然采样算法被引量:2
2014年
该文针对均匀采样脉冲宽度调制(UPWM)型数字D类功放,提出了一种新的伪自然采样算法以校正其在开关信号调制时产生的谐波失真。该算法融合了三阶和一阶拉格朗日插值法,并结合伪自然采样点位置判断法而形成,可在计算复杂度较低的同时,达到较好的谐波失真校正效果。该文使用FPGA搭建了一个基于该算法以及其它同类算法的开关信号调制器测试系统。测试结果表明,相比同类算法,该算法基本消除了谐波失真且硬件消耗适中,显示了更大的优越性。
于泽琦樊养余史龙飞吕国云
关键词:谐波拉格朗日插值
数字音频D类功放电源误差校正方法研究被引量:1
2014年
为了实时校正供电电源噪声引起的数字音频D类功放输出误差,提出一种基于FPGA的电源误差校正方法。使用高精度ADC芯片将电源纹波信号转化为数字量后送入FPGA,校正模块根据电源纹波的大小对数字音频D类功放Sigma-Delta调制器输入值进行预校正处理,从而实现在功放输出端有效的抑制电源噪声。经过实际电路测试,该方法可以有效的抑制电源噪声对数字音频D类功放的影响,电源抑制比达到36.78 dB。
袁永金樊养余于泽琦吕国云史龙飞
关键词:FPGA
共1页<1>
聚类工具0