公共文化服务平台

共 9 条记录，以下是 1-9

全选清除导出

排序方式：

考虑电压降的SoC布局规划算法: 2010年; 针对SoC布局中的电压降问题,根据SoC布局特点以及芯片电压降物理模型,提出一种模块选择策略和目标函数共同约束算法.该算法在实现SoC布局的同时,极大降低了芯片的电压降,有效提高后端设计的收敛速度.实验结果表明了该算法的有效性.; 陈珊珊周晓方荆明娥王琳凯; 关键词：布局规划系统级芯片电压降

改进的多路基-2^4 FFT处理器设计被引量：3: 2011年; 给出一种改进的基-24频域抽取FFT算法,基于该算法和SDF结构,提出改进的多路基-24 FFT处理器结构,通过复用常复系数乘法器,减少硬件消耗并维持吞吐率不变。基于改进结构设计2路256点FFT处理器,在SMIC 0.13μm工艺下综合、布局和布线后的版图核心面积为1.12 mm2,最高工作频率为100 MHz。; 汪文义王琳凯周金元周晓方; 关键词：快速傅里叶变换流水线

一种基于格雷映射的TCM编码方案: 2011年; 研究网格编码调制(TCM)中编码调制的结合方式,提出一种基于格雷映射的TCM编码方案。通过优化编码方式和星座布局调整汉明距离和欧式距离,在此基础上设计8PSK和16QAM编码器。仿真结果表明,在不增加额外开销和算法复杂度的前提下,该方案的编码增益比传统方案提高约0.3 dB。; 沈寅涛王琳凯周晓方; 关键词：网格编码调制高阶调制编码增益

一种新型片上网络互连结构的仿真和实现被引量：6: 2010年; 综合性能、硬件实现等方面考虑,提出一种基于片上网络的互连拓扑结构-层次化路由结构MLR(Multi-Layer Router).该结构通过层次化设计减小网络直径,具有良好的对称性和扩展性.网络建模仿真和硬件实现结果显示,在不同网络负载和不同IP核节点数的情况下,MLR与传统结构相比,在处理网络通信时,对于网络丢包率、通信延迟和网络吞吐量等网络性能参数均有最多50%-70%的提升;同时通过共享路由的方式,减少了超过20%的芯片面积和40%以上的动态功耗。; 陈芳露陆雯青虞志益周晓方; 关键词：片上系统片上网络网络拓扑结构网络建模

改进型高吞吐率QC-LDPC码解码器设计被引量：2: 2011年; 通过对LDPC码解码算法及解码器结构的研究,本文提出一种改进型高吞吐率QC-LDPC码解码器设计方案。综合考虑硬件复杂度和解码吞吐率,该方案利用分层解码算法和部分并行结构进行设计,并采用提前检测技术,消除冗余的迭代,实现高吞吐率。然后通过ModelSim SE6.0对该解码器进行仿真测试,验证了其功能的正确性,最后采用Synopsys进行综合。实验表明该解码器具有较高的解码吞吐率,最高可达1.26Gbps。; 伊方龙汪鹏君; 关键词：QC-LDPC 解码器

基于Proteus的处理器C++建模与仿真被引量：2: 2011年; 研究利用C++创建Proteus模型的方法,实现一个基于Proteus的自定义指令集仿真器模型,构建该模型的虚拟板级系统,并进行测试。实验结果表明,基于Proteus的处理器仿真器能在芯片RTL模型面世前构建虚拟板级系统,为芯片的功能测试提供更方便直观的平台,有利于芯片早期开发的软硬件协同设计。; 杨鸿周晓方杨庆庆

Design of a DTCTGAL circuit and its application被引量：3: 2009年; By research on the switch-signal theory for multiple-valued logic circuits,the theory of three essential elements and the principle of adiabatic circuits,a design scheme for a double power clock ternary clocked transmission gate adiabatic logic (DTCTGAL) circuit is presented.The energy injection and recovery can be conducted by the bootstrapped NMOSFET,which makes the circuit maintain the characteristics of energy recovery as well as multiple-valued input and output.An XOR/XNOR circuit based on DTCTGAL is also presented using this design scheme.Finally,using the parameters of a TSMC 0.25μm CMOS device,PSPICE simulation results indicate that the proposed circuits have correct logic and significant low power characteristics.; 汪鹏君李昆鹏梅凤娜; 关键词：多值逻辑电路 MOSFET器件开关信号理论 CMOS器件 PSPICE 绝热电路

基于多值开关—信号理论的三值低功耗动态异或/同或电路设计被引量：1: 2010年; 通过对多值开关—信号理论(Multiple-value Switch-signal Theory,MST)和三值异或/同或(XOR/XNOR)电路工作原理的研究,本文提出具有预充电功能的三值低功耗动态异或/同或电路的设计方案。该方案通过在预充电阶段将输出信号预充至逻辑值"1",避免电路级联电荷再分配;采用开关级逻辑结构消除输出悬空态,保证输出信号具有完整的逻辑摆幅和高噪声容限。PSPCIE模拟验证所设计电路逻辑功能正确,低功耗特性明显。; 汪鹏君曾小旁; 关键词：多值逻辑低功耗电路设计

片上系统USB2.0主机控制器软件驱动的研究与实现: 2010年; 复杂的数字系统中需要一个高速的外部接口,因此SoC系统中集成USB主机控制器必然会成为一种新的趋势,而软件驱动是其重要的组成部分.通过基于SRISC-I处理器的增强型USB主机控制器的研究,采用软硬件协同设计的方法,设计和实现了一种分层结构的USB主机控制器软件驱动程序.采用了基于EHCI协议的软硬件接口,支持控制、批量、中断、同步4种传输模式.传输描述符数据结构的灵活性极大地降低了硬件软件复杂性,也使得传输时可以最大程度的减小内存的平均访问次数.同时,由于采用动态内存管理技术,充分地提高了专用内存的利用效率.为了提高验证的效率和保证系统的可靠性,采用了一种基于事件驱动的软硬件协同验证结构,并在流片后进行了验证,成功的实现了对大容量存储设备的访存.; 余敬鹏左斌周晓方; 关键词：USB主机控制器片上系统

全选清除导出

共1页<1>

宁波市自然科学基金(2009A610059)