宋奇伟
- 作品数：2 被引量：4H指数：1
- 供职机构：贵州大学更多>>
- 发文基金：国家科技部科技人员服务企业行动项目贵州省科技厅工业攻关项目贵州省科技厅社会发展攻关项目更多>>
- 相关领域：电子电信更多>>
- 一种带有增益提高技术的高速CMOS运算放大器设计
- 2012年
- 设计了一种用于高速ADC中的高速高增益的全差分CMOS运算放大器。主运放采用带开关电容共模反馈的折叠式共源共栅结构,利用增益提高和三支路电流基准技术实现一个可用于12~14 bit精度,100 MS/s采样频率的高速流水线（Pipelined）ADC的运放。设计基于SMIC 0.25μm CMOS工艺,在Cadence环境下对电路进行Spectre仿真。仿真结果表明,在2.5 V单电源电压下驱动2 pF负载时,运放的直流增益可达到124 dB,单位增益带宽720 MHz,转换速率高达885 V/μs,达到0.1%的稳定精度的建立时间只需4 ns,共模抑制比153 dB。
- 宋奇伟陆安江张正平
- 关键词：运算放大器折叠式共源共栅增益提高
- 一种新型高速CMOS全差分运算放大器设计被引量：4
- 2012年
- 设计了一种基于流水线模/数转换系统应用的低压高速CMOS全差分运算放大器。该运放采用了折叠式共源共栅放大结构与一种新型连续时间共模反馈电路相结合以达到高速度及较好的稳定性。设计基于SMIC 0.25μm CMOS标准工艺模型,在Cadence环境下对电路进行了Spectre仿真。在2.5V单电源电压下,驱动0.5pF负载时,开环增益为71.1dB,单位增益带宽为303MHz,相位裕度为52°,转换速率高达368.7V/μs,建立时间为12.4ns。
- 宋奇伟张正平
- 关键词：高速运算放大器全差分折叠式共源共栅共模反馈
