您的位置： 专家智库 > >

武健刚

作品数：1 被引量：1H指数：1
供职机构：内蒙古大学计算机学院更多>>
发文基金：内蒙古自治区自然科学基金博士科研启动基金国家自然科学基金更多>>
相关领域：自动化与计算机技术更多>>

合作作者

文献类型

  • 1篇中文期刊文章

领域

  • 1篇自动化与计算...

主题

  • 1篇数据相关
  • 1篇流水线
  • 1篇VERILO...
  • 1篇CPU

机构

  • 1篇内蒙古大学

作者

  • 1篇武健刚
  • 1篇魏凤歧
  • 1篇李文

传媒

  • 1篇内蒙古大学学...

年份

  • 1篇2004
共 1 条 记 录，以下是 1-1
全选 清除 导出
排序方式：
用Verilog HDL实现CPU基本流水线被引量：1
2004年
用硬件描述语言VerilogHDL实现了CPU基本流水线,在寄存器级显示了CPU流水线的内部结构,指令的动态流水执行情况可以通过前仿真形成波形图进行观察.
李文魏凤歧武健刚
关键词：流水线数据相关
全选 清除 导出
共1页<1>
聚类工具0