您的位置： 专家智库 > >

冯昭志

作品数：7 被引量：14H指数：2
供职机构：华中理工大学电子与信息工程系更多>>
相关领域：电子电信自动化与计算机技术自然科学总论更多>>

合作作者

文献类型

  • 7篇中文期刊文章

领域

  • 5篇电子电信
  • 2篇自动化与计算...
  • 1篇自然科学总论

主题

  • 3篇VLSI
  • 2篇电路
  • 2篇神经网
  • 2篇神经网络
  • 2篇多值
  • 2篇HMM
  • 2篇PLA
  • 1篇信号
  • 1篇信号处理
  • 1篇信号处理器
  • 1篇信息处理
  • 1篇学习算法
  • 1篇译码
  • 1篇译码器
  • 1篇隐马尔柯夫模...
  • 1篇语音
  • 1篇语音识别
  • 1篇元音识别
  • 1篇数学模型
  • 1篇数字信号

机构

  • 6篇华中理工大学
  • 1篇华中科技大学

作者

  • 7篇黄载禄
  • 7篇冯昭志
  • 3篇杨叔子
  • 1篇陈慧
  • 1篇陈慧

传媒

  • 3篇华中理工大学...
  • 1篇自动化学报
  • 1篇通信学报
  • 1篇计算机学报
  • 1篇华中科技大学...

年份

  • 1篇1997
  • 2篇1996
  • 1篇1995
  • 2篇1994
  • 1篇1993
共 7 条 记 录，以下是 1-7
全选 清除 导出
排序方式：
用神经网络构造鲁棒HMM＇s
1994年
对窗口神经网络（ＢＷＮＮ）与鲁棒ＨＭＭ’ｓ之间的关系作了新的探讨，指出了鲁棒ＨＭＭ’ｓ是循环的ＢＷＮＮ（ＲＢＷＮＮ）的特殊情况。讨论了由ＲＢＷＮＮ构造用于噪音环境下语音识别的组合ＨＭＭ’ｓ和二阶ＨＭＭ’ｓ的算法，给出了它们相应的网络结构。
冯昭志黄载禄刘凡万发贯
关键词：鲁棒性元音识别
数字流水Viterbi译码器的VLSI设计
1995年
本文介绍了高速数字流水Ｖｉｔｅｒｂｉ译码器的ＶＬＳＩ设计。在符号４值系统的基础上，给出Ｖｉｔｅｒｂｉ算法的新的功能分解公式，并介绍了用于译码器实现的两个重要的快速运算部件ＡＤＤ和ＭＡＸ的原理及其现场可编程（序）门阵列（ＦＰＧＡ）实现。文中详细讨论了译码器的ＶＬＳＩ结构、设计和性能分析。本文给出的Ｖｉｔｅｒｂｉ译码器可塑性强，并具有高度的并行性和很高的数据吞吐率。
冯昭志黄载禄陈慧万发贯
关键词：VLSI集成电路译码器
改进的神经网络快速学习算法被引量：2
1996年
提出了一种新颖的神经元模型和用于神经网络训练的推广准则，给出了多层神经网络的快速学习算法，研究了一种用于语音识别的时变多层神经网络及其相应的快速学习算法．语音识别实验表明：所给出的快速学习算法能有效地加速网络训练进程．
冯昭志黄载禄杨叔子
关键词：语音识别神经网络快速学习算法
CMOS电流式符号多值PLA＇s
1996年
本文提出了一种新的多值ＰＬＡ’ｓ──符号多值ＰＬＡ’ｓ，它非常适合于高速数字流水ＤＳＰ的ＶＬＳＩ设计．文中较详细地讨论了符号多值ＰＬＡ’ｓ的性质、ＣＭＯＳ电流式实现和应用．
冯昭志黄载禄杨叔子
关键词：CMOS数字信号处理器VLSI
单层神经网络的快速学习算法研究被引量：10
1997年
该文提出一种适用于单层神经网络（ＳＮＮ）训练的新颖的广义误差函数，给出了ＳＮＮ新的快速学习算法（ＦＬＡ）．进一步提出了一种广义系统辨识模型，对ＦＬＡ的收敛性进行了理论分析．
冯昭志黄载禄杨叔子
关键词：快速BP算法
高阶神经网络与二阶隐马尔柯夫模型的统一的数学模型被引量：2
1993年
随着VLSI技术的迅猛发展,对神经网络与隐马尔柯夫模型(HMM’s)之问的关系研究已成为信息处理领域的一个重要的研究方向.在分析高阶神经网络和二阶HMM’s的结构及算法的基础上,提出了这两种模型的统一数学模型,从而为这两种模型的systolic设计奠定了基础.
黄载禄冯昭志万发贯
关键词：神经网络信息处理数学模型
符号多值PLA′s及其应用
1994年
提出了三种新的符号多值ＰＬＡ（ＳＭＰＬＡ）结构：第一类型ＳＭＰＬＡ由符号译码器、ＭＩＮ阵列和ＭＡＸ阵列组成；第二类型ＳＭＰＬＡ由符号译码器、ＡＮＤ阵列、ＯＲ阵列和输出编码器组成；第三类型ＳＭＰＬＡ由两级第二类型ＳＭＰＬＡ和延时部件组成，在此基础上，讨论了专用数字流水处理器部件——ＡＤＤ的原理及其实现。
冯昭志黄载禄陈慧万发贯
关键词：VLSI逻辑函数逻辑电路PLA
全选 清除 导出
共1页<1>
聚类工具0