吴旦昱
- 作品数：118 被引量：24H指数：3
- 供职机构：中国科学院微电子研究所更多>>
- 发文基金：“新一代宽带无线移动通信网”国家科技重大专国家自然科学基金国家科技重大专项更多>>
- 相关领域：电子电信自动化与计算机技术理学电气工程更多>>
- 适用于超高速DAC的动态复位双边沿开关驱动电路及方法
- 本发明涉及一种适用于超高速DAC的动态复位双边沿开关驱动电路及方法，属于数据转换器技术领域，解决了传统电流开关驱动电路的共源节点电压波动可能造成的码间串扰，导致输出信号失真、电流舵DAC动态性能降低的问题。该开关驱动电路...
- 李兴周磊吴旦昱武锦刘新宇
- 低功耗流水线结构的相位累加器
- 本发明公开了一种低功耗流水线结构相位累加器，摒弃传统结构中通过级联D触发器增加延时的方法，通过改变频率控制字单元中D触发器的时钟信号来调节延时，从而减少频率控制字单元中D触发器数量，降低功耗。对于M级流水线结构的N比特相...
- 陈建武吴旦昱周磊刘新宇武锦金智
- 一种多维度多路模数转换器校准方法、装置及电子设备
- 本申请公开一种多维度多路模数转换器校准方法、装置及电子设备，涉及通信技术领域。方法包括：确定第一模数转换数字代码对应关系；基于噪声补偿系数，结合所述第一模数转换数字代码对应关系，确定第二模数转换数字代码对应关系；基于所述...
- 贾涵博郭轩吴旦昱孙锴王丹丹申英俊刘新宇
- 插值滤波器电路、插值滤波器控制电路、方法及变频器
- 本发明公开了一种插值滤波器电路、插值滤波器控制电路、方法及变频器，涉及电路控制技术领域。其中插值滤波器电路包括第一滤波器级联模块、第二滤波器级联模块、第三滤波器级联模块以及第四滤波器级联模块；第一滤波器级联模块、第二滤波...
- 赵伟栋贾涵博吴旦昱王丹丹刘新宇
- 一种半导体器件模型的构建方法及系统
- 本发明提供一种半导体器件模型的构建方法及系统，该方法通过测试待构建模型的半导体器件在不同条件下的输入输出，得到多组输入输出I‑V数据，提取在不同条件下的输入输出I‑V数据中的饱和区数据、线性区数据，以及饱和区和线性区的分...
- 孙锴梁超越贾涵博申英俊吴旦昱刘新宇
- 一种用于时间交织采样ADC的多相位时钟产生电路
- 本发明涉及一种用于时间交织采样ADC的多相位时钟产生电路，属于时钟产生技术领域，在保证高速的前提下，实现低时钟抖动，低时间偏差和低功耗。电路包括环形压控振荡器、相位跟踪环电路和校准脉冲产生电路；环形压控振荡器与相位跟踪环...
- 郑旭强栾舰吴旦昱周磊武锦刘新宇
- 文献传递
- 一种半导体器件建模方法、装置及设备
- 本发明公开一种半导体器件建模方法、装置及设备，涉及半导体领域，用于解决现有技术中针对各种新型半导体器件建模效率低的问题。包括：确定需建模的新型半导体器件电学特性，并获取其对应电学特性的实际测试数据，根据电学特性确定典型半...
- 陈泰合吴旦昱贾涵博张育镇王丹丹
- 一种基于40nm CMOS工艺的超宽带高速ADC被引量：1
- 2020年
- 设计并实现了一款超宽带高速模数转换器(ADC)芯片。该ADC采用时间交织的架构,提高了数据转换的速率;改进了前端接收电路,增加了信号的模拟输入带宽;使用优化的自举开关电路以增加信号采样率;并通过高速的自校准比较器,校准比较器的输入失调电压,保证信号量化的速度。基于40 nm CMOS工艺对该ADC进行了设计和流片。测试结果表明:该ADC芯片采样率可达36 GS/s,3 dB带宽可达18 GHz,且在模拟输入信号的全频带内,有效位数(ENOB)可达2.5 bit以上。该芯片可以对DC^18 GHz内的射频信号直接采样,简化超宽带接收机的结构,满足超宽带接收系统的应用需求,具有系统结构简单、成本低、集成度高的优点。
- 易政郭轩郑旭强周磊季尔优吴旦昱
- 关键词：自举开关
- 一种ROM-less DDS电路结构
- 本发明公开了一种ROM-less DDS电路结构，包括依次连接的流水线累加器、异或逻辑单元、温度计编码器、正弦加权非线性DAC和Gilbert乘法器单元，其中，流水线累加器还连接于Gilbert乘法器单元。利用本发明，消...
- 陈高鹏吴旦昱金智武锦刘新宇
- 一种用于直接射频采样ADC的多模式数字下变频器设计
- 2021年
- 为满足直接射频采样ADC对数字下变频器(digital down converter, DDC)抽取模式数量的需求,提出了一种多模式DDC设计。首先研究和分析了AD采样原理、DDC原理和高速高精度数控振荡器原理,建立了基于多模式抽取滤波器组的DDC模型,并进行了行为级仿真和分析;之后采用Verilog HDL完成了RTL设计与仿真,利用Synopsys数字后端工具链完成了基于28 nm工艺的版图设计与后仿。仿真显示,该设计可工作在1 GHz时钟下,实现了14种模式,最低阻带衰减大于100 dB,在抽取系数为2的条件下,-3 dB带宽达到478.867 MHz。包含ADC所需的其他数字电路的总面积为1 300μm×1 370μm(DDC约占67%),总仿真功耗为301.7 mW。该设计具有抽取模式多、功耗低、消耗资源少的优点,能够满足直接射频采样ADC对多模式DDC的需求。
- 彭庆尧吴旦昱周磊周磊刘新宇
- 关键词：数字下变频器
