朱志炜
- 作品数：40 被引量：52H指数：4
- 供职机构：复旦大学更多>>
- 发文基金：国家自然科学基金国家高技术研究发展计划国防科技技术预先研究基金更多>>
- 相关领域：电子电信理学机械工程自动化与计算机技术更多>>
- 超长半导体纳米线结构及其制备方法
- 本发明公开了一种超长半导体纳米线结构，所述超长半导体纳米线结构的宽度间隔地加宽，从而可防止所述超长半导体纳米线结构断裂；同时，本发明还公开了一种超长半导体纳米线结构的制备方法，该方法通过光刻及刻蚀，形成宽度间隔加宽的超长...
- 吴东平张世理朱志炜张卫
- 文献传递
- 超深亚微米CMOS器件ESD可靠性研究
- 在IC/(集成电路/)工业中,ESD/(Electro-Static Discharge,静电放电/)是影响IC芯片可靠性的主要因素之一,已经成为开发新一代工艺技术的一个难点。在超深亚微米工艺下,缺乏对ESD损伤失效物理...
- 朱志炜
- 关键词：静电放电传输线脉冲
- 文献传递
- 压电能量收集器件基于有限元仿真比较和研究被引量：1
- 2012年
- 利用压电材料制作的器件采集环境中的振动能量,并转化为电能的微尺度器件正日益受到广泛关注。通过有限元仿真分析,研究了新颖的垂直式纳米线阵列结构(VING)和常见的压电悬臂梁结构的能量收集性能。在更贴近实际情况的低频条件下计算了75 000根纳米线阵列结构和压电悬臂梁结构的输出电压以及单位体积能量输出功率,并指出了其各自的特点。最后得出结论:VING更适于在振动强度较大的环境中工作,而悬臂梁结构则更适于在接近其谐振频率的环境中工作。
- 朱伦朱志炜张卫吴东平
- 关键词：压电效应有限元分析悬臂梁谐振频率
- 深亚微米nMOSFET器件的总剂量电离辐射效应被引量：4
- 2007年
- 选取了采用0.25μm工艺的两组器件进行研究.通过对这两种器件关态泄漏电流、跨导和栅电流等电学参数进行分析,得出当器件发展到深亚微米阶段时,影响其辐射效应的主要原因是场氧化层中的陷阱电荷.并对相关机理进行了分析和仿真验证.
- 孟志琴郝跃唐瑜马晓华朱志炜李永坤
- 关键词：X射线总剂量效应
- 90nm pMOSFETs NBTI退化模型及相关机理(英文)被引量：1
- 2007年
- 对90nm pMOSFETs在不同温度及栅压应力下的NBTI效应进行了研究,从而提出了90nm pMOSFETs NBTI退化对时间t、温度T及栅压应力Vg的模型.时间模型及温度模型与过去研究所提出的模型相似,但是关键参数有所改变.栅压应力模型遵循双对数关系,这与传统的单对数栅压应力模型不同.将较低的栅压应力也考虑在内时,双对数栅压应力模型较单对数栅压应力模型更为准确.
- 曹艳荣马晓华郝跃于磊朱志炜陈海峰
- 关键词：NBTIPMOSFETS
- 等离子体边缘损伤的横向分布测量被引量：1
- 2002年
- 等离子体刻蚀工艺中 ,栅边缘直接暴露在等离子体环境中 ,UV射线和粒子轰击会在栅漏交叠区栅氧化层中和硅二氧化硅界面处产生大量的陷阱 ,这些陷阱的分布和数量对器件的长期可靠性将会产生重大的影响 .采用低频电荷泵技术测量了栅边缘损伤的横向分布 。
- 朱志炜郝跃张进城
- 关键词：等离子体
- Snapback应力引起的90nm NMOSFET’s栅氧化层损伤研究被引量：5
- 2007年
- 实验结果发现突发击穿(snapback),偏置下雪崩热空穴注入NMOSFET栅氧化层,产生界面态,同时空穴会陷落在氧化层中.由于栅氧化层很薄,陷落的空穴会与隧穿入氧化层中的电子复合形成大量中性电子陷阱,使得栅隧穿电流不断增大.这些氧化层电子陷阱俘获电子后带负电,引起阈值电压增大、亚阈值电流减小.关态漏泄漏电流的退化分两个阶段:第一阶段亚阈值电流是主要成分,第二阶段栅电流是主要成分.在预加热电子(HE)应力后,HE产生的界面陷阱在snapback应力期间可以屏蔽雪崩热空穴注入栅氧化层,使器件snapback开态和关态特性退化变小.
- 朱志炜郝跃马晓华曹艳荣刘红侠
- 关键词：软击穿
- 一种非对称栅MOS器件及其制备方法
- 本发明公开了一种非对称栅MOS器件，其栅极为金属栅，且所述金属栅的功函数在所述MOS器件的源端与漏端不同，从而使得MOS器件的整体性能参数更加优化；同时，还公开了一种非对称栅MOS器件的制备方法，该方法通过对MOS器件的...
- 吴东平胡成朱伦朱志炜张世理张卫
- 文献传递
- 一种晶体管的制造方法
- 一种晶体管的制造方法，包括如下步骤：提供半导体衬底；在半导体衬底表面形成堆叠栅；在半导体衬底表面形成绝缘层；在绝缘层表面形成消耗层；刻蚀绝缘层和消耗层；在半导体衬底表面形成金属层；热退火；除去金属层。本发明的优点在于，所...
- 吴东平罗军朴颖华朱志炜张世理张卫
- 文献传递
- 等离子体工艺引起的MOSFET栅氧化层损伤被引量：2
- 2003年
- 在深亚微米 MOS集成电路制造中 ,等离子体工艺已经成为主流工艺。而等离子体工艺引起的栅氧化层损伤也已经成为限制 MOS器件成品率和长期可靠性的一个重要因素。文中主要讨论了等离子体工艺引起的充电损伤、边缘损伤和表面不平坦引起的电子遮蔽效应的主要机理 ,并在此基础上讨论了减小等离子体损伤的有效方法。
- 朱志炜郝跃赵天绪张进城
- 关键词：MOSFET半导体器件等离子体损伤天线结构集成电路
