2025年1月27日
星期一
|
欢迎来到滨州市图书馆•公共文化服务平台
登录
|
注册
|
进入后台
[
APP下载]
[
APP下载]
扫一扫,既下载
全民阅读
职业技能
专家智库
参考咨询
您的位置:
专家智库
>
>
刘奇浩
作品数:
2
被引量:4
H指数:1
供职机构:
中国科学院微电子研究所
更多>>
发文基金:
国家高技术研究发展计划
更多>>
相关领域:
电子电信
自动化与计算机技术
更多>>
合作作者
李优
中国科学院微电子研究所
张锋
中国科学院微电子研究所
翁惠辉
长江大学电子信息学院
吕俊盛
中国科学院微电子研究所
赵建中
中国科学院微电子研究所
作品列表
供职机构
相关作者
所获基金
研究领域
题名
作者
机构
关键词
文摘
任意字段
作者
题名
机构
关键词
文摘
任意字段
在结果中检索
文献类型
1篇
期刊文章
1篇
学位论文
领域
2篇
电子电信
1篇
自动化与计算...
主题
2篇
解码
2篇
编解码
2篇
PCI_EX...
1篇
数字系统
1篇
自测试
1篇
物理层
1篇
内建自测试
1篇
PCI
1篇
EXPRES...
机构
2篇
长江大学
1篇
中国科学院微...
作者
2篇
刘奇浩
1篇
赵建中
1篇
吕俊盛
1篇
翁惠辉
1篇
张锋
1篇
李优
传媒
1篇
中国集成电路
年份
2篇
2013
共
2
条 记 录,以下是 1-2
全选
清除
导出
排序方式:
相关度排序
被引量排序
时效排序
PCI Express2.0物理层数字系统设计与验证
随着计算机应用领域的不断扩大以及集成电路设计制造技术的飞速发展,诸如云计算、3D显示、万兆以太网等新兴业务不断涌现,都需要以功能更加丰富强大的中央处理器和图形处理器支持,而这些高速的处理器则需要速度更快的总线接口进行互联...
刘奇浩
关键词:
内建自测试
文献传递
65nm工艺下基于PCI Express2.0协议的物理编码子层设计
被引量:4
2013年
设计了一种应用于PCI Express2.0协议的物理编码子层,可以与物理媒介连接子层共同构成独立的物理层芯片。本文从面积与功耗方面对8b10b编解码的两种实现方法进行比较;并设计了复位控制器、头字符检测电路、时钟补偿弹性缓冲器、内建自测试等电路。全部电路在SMIC 65nm CMOS工艺下综合,SS工艺角、工作频率500MHz条件下芯片面积为5500μm2,动态功耗为2.74mW。
刘奇浩
翁惠辉
张锋
赵建中
吕俊盛
李优
关键词:
PCI
全选
清除
导出
共1页
<
1
>
聚类工具
0
执行
隐藏
清空
用户登录
用户反馈
标题:
*标题长度不超过50
邮箱:
*
反馈意见:
反馈意见字数长度不超过255
验证码:
看不清楚?点击换一张