您的位置： 专家智库 > >

王长弘

作品数：4 被引量：2H指数：1
供职机构：北京工业大学更多>>
相关领域：自动化与计算机技术电子电信更多>>

合作作者

文献类型

  • 2篇专利
  • 1篇期刊文章
  • 1篇学位论文

领域

  • 1篇电子电信
  • 1篇自动化与计算...

主题

  • 3篇时钟
  • 2篇数据解调
  • 2篇位同步
  • 2篇解调
  • 2篇非接触
  • 2篇非接触式
  • 2篇非接触式IC...
  • 1篇多工艺
  • 1篇多模式
  • 1篇亚微米
  • 1篇深亚微米
  • 1篇时钟偏差
  • 1篇时钟周期
  • 1篇数据缓存
  • 1篇嵌入式
  • 1篇嵌入式存储
  • 1篇嵌入式存储器
  • 1篇自测试
  • 1篇微米
  • 1篇物理设计

机构

  • 4篇北京工业大学

作者

  • 4篇王长弘
  • 3篇万培元
  • 3篇林平分
  • 2篇魏元珍
  • 2篇周成冲
  • 2篇张阳
  • 2篇庄晓青
  • 2篇李鑫辉
  • 2篇王素琴
  • 2篇吴旭文

传媒

  • 1篇中国集成电路

年份

  • 1篇2016
  • 3篇2013
共 4 条 记 录，以下是 1-4
全选 清除 导出
排序方式：
深亚微米SoC设计的多工艺角多模式优化
随着集成电路产业的不断发展，特征尺寸不断缩小，到了深亚微米工艺下，芯片受工艺、电压、温度(PVT)的影响更加严重与复杂，需要使用更多的工艺角来保证单元在不同极端情况下的稳定工作。与此同时，随着芯片测试需求的增加和功能的增...
王长弘
关键词：物理设计
嵌入式存储器内建自测试时间的优化被引量：1
2013年
存储器测试是集成电路测试的重要部分。随着集成电路存储器件向着高集成度发展,存储器测试成本在集成电路总测试成本中所占比例急剧增高。通过减少存储器测试时间来减小存储器测试成本,是一种高效的降低芯片测试成本的方法。本文以一款单周期同步存储器为例,选取读写时序为对象,详细分析了存储器内建自测试方法,给出了一种通过优化存储器内建自测试逻辑时序来减小存储器测试时间的设计实现方法。
王长弘万培元林平分
关键词：存储器内建自测试时钟
一种具有鲁棒性的非接触式ＩＣ卡收数方法
一种具有鲁棒性的非接触式IC卡的收数方法，属于IC卡接收数据的技术领域，其特征在于适应不同的数据解调宽度，校正时钟偏差。用恢复的载波时钟过采样解调数据，并存入128+16位的数据缓存中；检测数据缓存中连续零，并记录连续零...
魏元珍林平分万培元庄晓青吴旭文周成冲王素琴李鑫辉张阳王长弘
文献传递
一种具有鲁棒性的非接触式IC卡收数方法
一种具有鲁棒性的非接触式IC卡的收数方法，属于IC卡接收数据的技术领域，其特征在于适应不同的数据解调宽度，校正时钟偏差。用恢复的载波时钟过采样解调数据，并存入128+16位的数据缓存中；检测数据缓存中连续零，并记录连续零...
魏元珍林平分万培元庄晓青吴旭文周成冲王素琴李鑫辉张阳王长弘
文献传递
全选 清除 导出
共1页<1>
聚类工具0