您的位置： 专家智库 > >

齐星刚

作品数：3 被引量：36H指数：2
供职机构：四川大学电子信息学院更多>>
相关领域：自动化与计算机技术电子电信更多>>

合作作者

文献类型

  • 2篇期刊文章
  • 1篇学位论文

领域

  • 3篇自动化与计算...
  • 1篇电子电信

主题

  • 2篇自动生成
  • 2篇DSP
  • 1篇代码
  • 1篇代码生成
  • 1篇硬件
  • 1篇硬件描述语言
  • 1篇语法分析
  • 1篇自动代码生成
  • 1篇描述语言
  • 1篇模型自动生成
  • 1篇编译器
  • 1篇RTW
  • 1篇SIMULI...
  • 1篇VHDL
  • 1篇BUILDE...
  • 1篇CCS
  • 1篇CDFG
  • 1篇DSP_BU...
  • 1篇IDE
  • 1篇词法分析

机构

  • 3篇四川大学

作者

  • 3篇齐星刚
  • 2篇赵刚
  • 1篇李原
  • 1篇张志亮

传媒

  • 1篇现代电子技术
  • 1篇中国测试技术

年份

  • 2篇2005
  • 1篇2004
共 3 条 记 录，以下是 1-3
全选 清除 导出
排序方式：
VHDL编译器设计技术研究
本文是关于IEEE1076子集的VHDL语言编译系统的设计与技术研究。 　　本文提取了一个用于本编译系统的可综合VHDL语言子集，吸收了行为描述中基本和常用的语句结构，而去除了一些鲜能用到的语法，这样缩小了编译系统的体...
齐星刚
关键词：VHDL词法分析语法分析CDFG编译器硬件描述语言
文献传递
在MATLABSimulink平台上DSP代码的自动生成被引量：24
2005年
本文详细介绍了一种新颖、高效的DSP代码开发流程。利用MATLAB、Simulink、Real TimeWorkshop、DSPBlocksets工具箱和TI公司的开发工具CCSIDE ,实现DSP代码的自动生成。完全实现了DSP设计到实施的无缝集成 ,使开发周期极大的缩短。利用该方法所设计的数字低通滤波语音处理系统已在TMS32 0C6 70
齐星刚赵刚李原
关键词：RTWCCSIDE自动代码生成DSP
从Simulink模型自动生成VHDL代码——基于DSP Builder的FPGA设计流程被引量：12
2004年
介绍了基于 Altera提供的 DSP Builder开发工具从 Simulink模型自动生成 VHDL 代码的一种新的 F PGA设计流程 ,并基于此流程实现了一个 7阶 F IR数字低通滤波器。
张志亮赵刚齐星刚
关键词：DSPBUILDERSIMULINK自动生成
全选 清除 导出
共1页<1>
聚类工具0