您的位置： 专家智库 > >

许胜国

作品数：13 被引量：0H指数：0
供职机构：烽火通信科技股份有限公司更多>>
相关领域：电子电信医药卫生文化科学电气工程更多>>

合作作者

文献类型

  • 13篇中文专利

领域

  • 3篇电子电信
  • 1篇电气工程
  • 1篇医药卫生
  • 1篇文化科学

主题

  • 6篇电路
  • 5篇电流
  • 5篇电阻
  • 5篇差分
  • 4篇预加重
  • 3篇信号
  • 2篇电流镜
  • 2篇电流信号
  • 2篇电平
  • 2篇动态范围
  • 2篇信号幅度
  • 2篇延时
  • 2篇栅极
  • 2篇升压
  • 2篇收发
  • 2篇收发芯片
  • 2篇输入电流
  • 2篇数模
  • 2篇数模转换
  • 2篇数模转换电路

机构

  • 13篇烽火通信科技...
  • 3篇武汉飞思灵微...

作者

  • 13篇许胜国
  • 8篇秦大威
  • 6篇程妮
  • 4篇叶亚琴
  • 4篇刘本丽
  • 2篇周华
  • 2篇蒋湘
  • 2篇童志强
  • 2篇任娟
  • 2篇王丽芳
  • 2篇陈伟

年份

  • 1篇2022
  • 1篇2021
  • 1篇2020
  • 1篇2018
  • 2篇2017
  • 2篇2016
  • 1篇2015
  • 1篇2014
  • 1篇2013
  • 1篇2012
  • 1篇2011
共 13 条 记 录，以下是 1-10
全选 清除 导出
排序方式：
一种差分信号幅度检测电路
本发明公开了一种差分信号幅度检测电路，第一、二NMOS管栅极接负、正输入，第一、二NMOS管源极相连，经第一恒流源接地；第三、四NMOS管栅极接正、负输入，第三、四NMOS管源极相连，经第二恒流源接地；第一、三NMOS管...
许胜国程妮
文献传递
一种可编程差动连续时间预加重驱动器
本发明涉及一种可编程差动连续时间预加重驱动器，第一晶体管和第二晶体管的栅极为差动信号输入端，第一晶体管的漏极与第一负载的连接点和第二晶体管的漏极与第二负载的连接点为差动信号输出端；在第一晶体管的源极和第二晶体管的源极之间...
秦大威许胜国刘本丽叶亚琴
文献传递
一种检测宽动态范围内接收光信号强度的电路及方法
本发明公开了一种检测宽动态范围内接收光信号强度的电路及方法，涉及光通信集成电路设计领域。该电路包括电源、光电二极管、缓冲器、阈值电流源、4个NMOS晶体管构成的共源共栅结构的光电流镜、4个PMOS晶体管构成的共源共栅结构...
秦大威程妮许胜国
文献传递
一种可编程差动连续时间预加重驱动器
本发明涉及一种可编程差动连续时间预加重驱动器，第一晶体管和第二晶体管的栅极为差动信号输入端，第一晶体管的漏极与第一负载的连接点和第二晶体管的漏极与第二负载的连接点为差动信号输出端；在第一晶体管的源极和第二晶体管的源极之间...
秦大威许胜国刘本丽叶亚琴
一种快速电流镜电路
本申请涉及一种快速电流镜电路，其包括电流镜单元和源跟随器，电流镜单元包括两个共源共栅的电流镜，两个电流镜串联后一端连接电源VCC，另一端接地，且两个电流镜的两个连接点分别连接输入电流I<Sub>IN</Sub>、输出电流...
许胜国
文献传递
一种检测宽动态范围内接收光信号强度的电路及方法
本发明公开了一种检测宽动态范围内接收光信号强度的电路及方法，涉及光通信集成电路设计领域。该电路包括电源、光电二极管、缓冲器、阈值电流源、4个NMOS晶体管构成的共源共栅结构的光电流镜、4个PMOS晶体管构成的共源共栅结构...
秦大威程妮许胜国
文献传递
具有预加重功能的CML电平驱动电路
本发明公开了一种具有预加重功能的CML电平驱动电路，包括主通道模块、延时控制模块和预加重控制模块，主通道模块将CMOS差分信号INP、INN转换为CML差分信号OUTP、OUTN；延时控制模块根据延时量控制信号和所述CM...
蒋湘许胜国秦大威周华童志强叶亚琴王丽芳吴振东刘本丽陈伟任娟
一种低压差分信号发送器
本发明公开了一种低压差分信号发送器，涉及模拟信号处理和通信技术领域，低压差分信号发送器包括：稳压器、一对差分信号、四个受所述差分信号控制的晶体管、以及第一电阻、第二电阻和负载电阻；所述第一电阻一端与所述稳压器相连，另一端...
许胜国
一种快速电流镜电路
本申请涉及一种快速电流镜电路，其包括电流镜单元和源跟随器，电流镜单元包括两个共源共栅的电流镜，两个电流镜串联后一端连接电源VCC，另一端接地，且两个电流镜的两个连接点分别连接输入电流I<Sub>IN</Sub>、输出电流...
许胜国
文献传递
一种差分信号幅度检测电路
本发明公开了一种差分信号幅度检测电路，第一、二NMOS管栅极接负、正输入，第一、二NMOS管源极相连，经第一恒流源接地；第三、四NMOS管栅极接正、负输入，第三、四NMOS管源极相连，经第二恒流源接地；第一、三NMOS管...
许胜国程妮
全选 清除 导出
共2页<12>
聚类工具0