您的位置: 专家智库 > >

申旦

作品数:5 被引量:1H指数:1
供职机构:上海交通大学更多>>
发文基金:美国国家科学基金更多>>
相关领域:电子电信自动化与计算机技术更多>>

文献类型

  • 3篇期刊文章
  • 1篇学位论文
  • 1篇专利

领域

  • 4篇电子电信
  • 1篇自动化与计算...

主题

  • 4篇电路
  • 3篇集成电路
  • 2篇电路综合
  • 2篇电子设计
  • 2篇电子设计自动...
  • 2篇设计自动化
  • 2篇大规模集成电...
  • 1篇电话费
  • 1篇电路优化
  • 1篇数据集
  • 1篇数据集中
  • 1篇数字集成电路
  • 1篇自动化
  • 1篇逻辑优化
  • 1篇逻辑综合
  • 1篇接入
  • 1篇接入点
  • 1篇接入方式
  • 1篇互联网接入
  • 1篇话费

机构

  • 5篇上海交通大学

作者

  • 5篇申旦
  • 3篇林争辉
  • 1篇周真瓒
  • 1篇潘其涛

传媒

  • 1篇上海交通大学...
  • 1篇计算机辅助设...
  • 1篇微电子学

年份

  • 4篇2001
  • 1篇2000
5 条 记 录,以下是 1-5
排序方式:
Σ-Δ DAC基于高层设计要求的设计自动化
2000年
提出了 Σ—Δ DAC基于高层设计要求的设计自动化的一般过程 ,并给出了 Σ— Δ DAC中所用到的每个部件的优化实现形式。还提出了在某些应用中用软件程序代替Σ—Δ DAC中数字部分的思想。综合的输出结果将是 RTL VHDL码或 C码 ,以使 Σ- Δ DAC实现时其数字电路部分可以嵌在 DSP ASIC或 DSP程序中。
申旦林争辉
关键词:计算机辅助设计电子设计自动化电路综合
一种用于高速逻辑电路综合优化的新算法
2001年
提出了一种改进时序重排算法 ,使时序重排可以更有效地与其他组合优化算法结合起来 ,共同提高同步时序电路的速度 .在各种不同的测试电路上得到的实验结果显示 ,这种算法在与其他组合优化方法的结合上 ,较以往的时序重排算法有很大的改进 .
申旦林争辉
关键词:电路综合电子设计自动化大规模集成电路
用于高速逻辑电路优化的改进Retiming算法被引量:1
2001年
时序重排是一种同步时序电路性能优化的重要方法 .文中提出了一种改进时序重排算法 ,使时序重排可以更有效地与其它组合优化算法结合起来 ,共同提高同步时序电路的速度 .在各种不同的测试电路上得到的实验结果显示 ,这种算法在与其它组合优化方法的结合上 。
申旦林争辉
关键词:超大规模集成电路
高速数字集成电路的逻辑优化
我们大规模集成电路研究所与美国著名EDA公司Avanti合作,主要研究数字集成电路中的逻辑综合和优化问题.而在集成电路的各项参数优化中,如何使电路速度达到用户暨定的目标则是首要任务.一般将逻辑电路速度优化分为时序优化方法...
申旦
关键词:数字集成电路逻辑综合
文献传递
分布式互联网接入方式
分布式互联网接入方式,首先设立一个特殊服务号,用户通过拨打特殊服务号以局内电话的形式与分布在各个程控局附近的接入点SAP连通,并由这些SAP点将数据集中到ISP中心。本发明不需要对程控局进行改造,也不需要新的用户终端,同...
申旦周真瓒潘其涛
文献传递
共1页<1>
聚类工具0