邹刚
- 作品数：10 被引量：14H指数：2
- 供职机构：西安交通大学更多>>
- 发文基金：总装备部科研项目更多>>
- 相关领域：电子电信自动化与计算机技术机械工程金属学及工艺更多>>
- 机械合金化铜合金粉末包套大变形致密化的Marc模拟
- 采用MSC.Marc有限元分析软件对机械合金化铜合金粉末在不锈钢包套中单向压制过程(包套大变形工艺)进行了模拟计算,结果表明,在下压过程中,压头压力持续增加.初始阶段主要克服包套变形阻力,粉末流动重排后压力才传递至底模....
- 席生岐孙崇锋杨喜岗郑良栋邹刚吴宏京
- 关键词：铜合金粉末
- 32位嵌入式定浮点乘法器研究
- 邹刚
- 高性能低功耗32位浮点RISC微处理器的研究被引量：6
- 2005年
- 提出了低功耗架构、片上总线预选器等新的设计思想和改进的高阶布斯算法,利用0.35μmCMOS工艺,研制成功一种低功耗、高性能32位浮点精简指令系统(RISC)微处理器.该处理器芯片内置128kb静态随机存储器,芯片面积为7mm×7mm,中断和定、浮点等指令集所有指令运行正确,32位浮点乘法运算仅需17.8ns.与传统的设计相比,该微处理器主频提高了38%,功耗下降了39%,50MHz频率下的动态功耗仅为164mW,并具有边界扫描测试功能.研制结果表明,新的设计思想和算法有效地提高了微处理器的综合性能,为嵌入式浮点RISC的研究提供了新的途径.
- 孙海珺邵志标邹刚赵宁
- 关键词：精简指令系统微处理器
- 基于冗余算法和跳跃式结构的54位乘法器的研究被引量：2
- 2006年
- 为了提高乘法器的综合性能,提出了一种新的冗余Booth三阶算法和跳跃式Wallace树结构,前者可以减少部分积的数目,提高部分积的产生速度,后者可以加快部分积的压缩,减少电路内部的伪翻转,从而降低功耗.基于冗余Booth三阶算法和跳跃式Wallace树结构,采用0.25μmCMOS工艺,实现了54×54位全定制乘法器,其乘法延时为4.3 ns,芯片面积为1.38 mm2,50MHz频率下的动态功耗仅为47.2 mW.模拟验证表明,与采用传统Wallace树结构和改进Booth二阶算法的乘法器相比,该乘法器的乘法延时减少了23%,功耗降低了17%,面积减少了20%.
- 孙海邵志标迟晓明邹刚
- 关键词：乘法器部分积
- 嵌入式同构对称双核RISC微处理器的设计方法
- 嵌入式同构对称双核RISC处理器的设计方法，根据取指单元、译码单元、控制单元以及数据通路内部逻辑模块的相对独立性，通过模块划分构成内核各单元。以32位RISC微结构的内部各模块为IP，并根据需要进行功能扩展，设计32位双...
- 邵志标邹刚左坤谈杰
- 文献传递
- 32位嵌入式定/浮点乘法器设计被引量：6
- 2004年
- 文章提出一种RISCMCU中的32位嵌入式定/浮点乘法器的设计,用于完成32位定/浮点乘除法。利用一种新的改进型三阶Booth算法,并采取Wallace树结构及CSA加法器,与基于二阶Booth算法的设计相比,该乘法器运算速度提高了1/3以上。
- 邹刚邵志标赵宁许琪
- 关键词：乘法器BOOTH算法
- 一种共享寄存器相关性消除的实现方法
- 一种共享寄存器相关性消除的实现方法，提供了双核共享寄存器涉及的各种相关性的类别：即根据指令序列读写同一个寄存器的先后次序不同，出现四种数据竞争；提供不同类型相关性的检测机制：当在取指阶段取完指令后放入指令寄存器中，通过比...
- 邵志标邹刚左坤谈杰
- 文献传递
- 嵌入式同构对称双核RISC微处理器的设计方法
- 嵌入式同构对称双核RISC处理器的设计方法，根据取指单元、译码单元、控制单元以及数据通路内部逻辑模块的相对独立性，通过模块划分构成内核各单元。以32位RISC微结构的内部各模块为IP，并根据需要进行功能扩展，设计32位双...
- 邵志标邹刚左坤谈杰
- 文献传递
- 一种共享寄存器相关性消除的实现方法
- 一种共享寄存器相关性消除的实现方法，提供了双核共享寄存器涉及的各种相关性的类别：即根据指令序列读写同一个寄存器的先后次序不同，出现四种数据竞争；提供不同类型相关性的检测机制：当在取指阶段取完指令后放入指令寄存器中，通过比...
- 邵志标邹刚左坤谈杰
- 文献传递
- 一种奥氏体不锈钢合金的制备方法
- 本发明公开了一种奥氏体不锈钢合金的制备方法，将铁粉、铬粉和锰均匀混合后在压强为5MPa的氮气氛下研磨，干燥研磨产物，得到合金化Fe‑Cr‑Mn‑N粉末；将合金化Fe‑Cr‑Mn‑N粉末热压烧结，冷却至室温即可得到高强高硬...
- 席生岐邹刚孙崇峰周赟杨喜岗
- 文献传递
