您的位置： 专家智库 > >

高向东

作品数：10 被引量：13H指数：3
供职机构：中国电子科技集团第五十八研究所更多>>
相关领域：电子电信更多>>

合作作者

文献类型

  • 7篇期刊文章
  • 3篇专利

领域

  • 8篇电子电信

主题

  • 6篇总剂量
  • 5篇SOI
  • 3篇总剂量辐射
  • 3篇抗辐射
  • 2篇电学隔离
  • 2篇抗辐射加固
  • 2篇反熔丝
  • 2篇复合材料
  • 2篇复合材料层
  • 2篇场区
  • 2篇复合材
  • 1篇电容技术
  • 1篇淀积
  • 1篇深槽
  • 1篇深槽刻蚀
  • 1篇系统芯片
  • 1篇芯片
  • 1篇介质
  • 1篇介质层
  • 1篇晶化

机构

  • 10篇中国电子科技...
  • 1篇电子科技大学
  • 1篇工业和信息化...

作者

  • 10篇高向东
  • 8篇洪根深
  • 7篇肖志强
  • 4篇周淼
  • 3篇徐静
  • 3篇陈正才
  • 2篇徐大为
  • 1篇乔明
  • 1篇汤赛楠
  • 1篇何玉娟
  • 1篇刘国柱
  • 1篇何逸涛
  • 1篇王栩
  • 1篇陈玉蓉
  • 1篇苏郁秋
  • 1篇黄蕴

传媒

  • 6篇电子与封装
  • 1篇信息与电子工...

年份

  • 1篇2015
  • 3篇2013
  • 4篇2012
  • 1篇2010
  • 1篇2009
共 10 条 记 录，以下是 1-10
全选 清除 导出
排序方式：
一种用于场区总剂量抗辐射加固的工艺
本发明涉及一种用于场区总剂量抗辐射加固的工艺，其包括如下步骤：a、提供衬底，并所述衬底表面形成第一二氧化硅层；b、在上述第一二氧化硅层上设置复合材料层；c、对上述复合材料层进行刻蚀，形成场区隔离结构；d、淀积多晶硅，通过...
吴建伟肖志强高向东洪根深
文献传递
SOI抗总剂量辐射加固工艺栅氧可靠性研究被引量：3
2012年
文章对采用了埋层二氧化硅抗总剂量加固工艺技术的SOI器件栅氧可靠性进行研究,比较了干法氧化和湿法氧化工艺的栅氧击穿电荷,干法氧化的栅氧质量劣于湿法氧化。采用更敏感的12.5nm干法氧化栅氧工艺条件,对比采用抗总剂量辐射加固工艺前后的栅氧可靠性。抗总剂量辐射加固工艺降低了栅氧的击穿电压和击穿时间。最后通过恒压法表征加固工艺的栅氧介质随时间击穿(TDDB)的可靠性,结果显示抗总剂量辐射加固工艺的12.5nm栅氧在常温5.5V工作电压下TDDB寿命远大于10年,满足SOI抗总剂量辐射加固工艺对栅氧可靠性的需求。
高向东吴建伟刘国柱周淼
关键词：SOIQBDTBDTDDB
超高总剂量辐射下SOI MOS器件特性研究被引量：3
2009年
在超高总剂量辐射下,界面电荷的改变对MOS器件的阈值电压影响将越来越显著,甚至会引起NMOS的阈值电压增加,即所谓的"反弹"现象[1,2]。文章研究的SOINMOS的阈值电压并没有出现文献中所述的"反弹",原因可能和具体的工艺有关。另外,通过工艺器件仿真和辐射试验验证,SOI器件在超高总剂量辐射后的漏电不仅仅来自于阈值电压漂移所导致的背栅甚至前栅的漏电流,而是主要来自于前栅的界面态的影响。这样,单纯的对埋层SiO2进行加固来减少总剂量辐射后埋层SiO2中的陷阱正电荷,并不能有效提高SOIMOS器件的抗超高总剂量辐射性能。
洪根深肖志强高向东何玉娟徐静陈正才
关键词：SOI总剂量辐射
用于可编程器件的MTM反熔丝特性研究被引量：2
2013年
基于ONO(Oxide-Nitride-Oxide)和MTM(Metal-to-Metal)反熔丝技术的可编程存储及逻辑器件已经广泛应用于空间技术中。MTM反熔丝以其单元面积小、集成度高、反熔丝电容小和编程后电阻小等优势,更加适合深亚微米集成电路。文章通过制备MTM反熔丝单元,对单元的击穿特性和漏电性能展开研究,给出了反熔丝单元漏电流与单元尺寸的关系,对单元的编程电流和编程后的电阻值关系进行了研究,与文献[1]给出的R on=V f/I p的关系基本一致。
洪根深吴建伟高向东王栩
关键词：可编程器件
一种用于场区总剂量抗辐射加固的工艺
本发明涉及一种用于场区总剂量抗辐射加固的工艺，其包括如下步骤：a、提供衬底，并所述衬底表面形成第一二氧化硅层；b、在上述第一二氧化硅层上设置复合材料层；c、对上述复合材料层进行刻蚀，形成场区隔离结构；d、淀积多晶硅，通过...
吴建伟肖志强高向东洪根深
深槽介质工艺制作高密度电容技术
2010年
随着系统向高速度、低功耗、低电压和多媒体、网络化、移动化的发展,系统对电路的要求越来越高,在需求牵引和技术推动的双重作用下,出现了将整个系统集成在一个微电子芯片上的系统芯片(System On A Chip,SOC)概念。采用SOC的设计方式可以使芯片面积向小尺寸、高集成度方向发展。SOC设计的系统芯片能够得以实现是以不断发展的芯片制造技术为依托的。文章介绍了基于深槽介质工艺制作高密度电容的技术,通过深槽工艺技术实现大的存储电容。该电容制作采用深槽刻蚀、ONO介质、原位掺杂多晶(ISDP)填充等工艺技术,可以增加电容密度达20倍,提高了电路集成度,其性能优良、漏电极低。
黄蕴高向东
关键词：系统芯片深槽刻蚀
一种降低MTM反熔丝介质漏电流的工艺方法
本发明涉及集成电路技术领域，尤其是一种MTM反熔丝制作方法。包括以下步骤：A，在硅衬底与完成的器件层上依次进行金属间介质层淀积和下层金属层淀积；B，进行第一阻挡层淀积；C，进行反熔丝介质层淀积；D，对反熔丝介质层进行SS...
吴建伟肖志强洪根深高向东汤赛楠
文献传递
用于200V电平位移电路的薄层SOI高压LDMOS
2013年
文章基于1.5μm厚顶层硅SOI材料,设计了用于200 V电平位移电路的高压LDMOS,包括薄栅氧nLDMOS和厚栅氧pLDMOS。薄栅氧nLDMOS和厚栅氧pLDMOS都采用多阶场板以提高器件耐压,厚栅氧pLDMOS采用场注技术形成源端补充注入,避免了器件发生背栅穿通。文中分析了漂移区长度、注入剂量和场板对器件耐压的影响。实验表明,薄栅氧nLDMOS和厚栅氧pLDMOS耐压分别达到344 V和340 V。采用文中设计的高压器件,成功研制出200 V高压电平位移电路。
陈正才周淼洪根深高向东苏郁秋何逸涛乔明肖志强
关键词：LDMOS
SOI SONOS EEPROM管电离总剂量辐射效应
2012年
采用0.6μm SOI SONOS工艺技术平台研制了0.6μm SOI SONOS EEPROM管,分析其擦写特性。辐射前,SONOS EEPROM管的阈值窗口电压为5.04 V。利用Co-60γ源研究存储管的电离总剂量辐射特性,给出了SONOS EEPROM管擦除态、编程态的Id-Vg曲线及阈值窗口随辐射总剂量的变化关系,在辐射总剂量达到500 Krad(Si)时,EEPROM管仍有0.7 V的阈值窗口,可以实现存储电路的设计,并对总剂量辐射引起存储管阈值漂移的机理进行了探讨。
陈正才徐大为肖志强高向东洪根深徐静周淼
关键词：SONOSEEPROM器件绝缘体上硅
抗辐射数字电路加固技术研究被引量：5
2012年
文章对电路抗辐射的机理进行了研究,提出了几种提高数字电路抗辐射能力的方法:通过工艺控制减小辐射后的背栅阈值电压漂移,通过版图增加体接触、采用环型栅等结构提高单元的抗辐射能力,通过对电路关键节点的加固提高整体电路的抗辐射能力。为了验证加固方法的可靠性,设计了一款电路进行抗总剂量、抗瞬态剂量率、抗中子辐射、抗单粒子辐射等多种试验。通过辐照试验结果可以看到,采用抗辐照方法设计的电路具有较强的抗辐照能力,为今后抗辐照电路的研制和开发奠定了坚实的基础。
徐大为徐静肖志强高向东洪根深陈玉蓉周淼
关键词：抗辐射SOI总剂量
全选 清除 导出
共1页<1>
聚类工具0