杨骞
- 作品数：6 被引量：9H指数：2
- 供职机构：清华大学信息科学技术学院微电子学研究所更多>>
- 发文基金：国家自然科学基金国家教育振兴行动计划更多>>
- 相关领域：电子电信更多>>
- 能量回收电容耦合逻辑及其综合方法(英文)
- 2005年
- 提出了一种新型能量回收电路ERCCL(能量回收电容耦合逻辑),该电路的能耗低于传统CMOS电路及其他能量回收电路.ERCCL利用电容耦合进行逻辑求值,因此可以在一个门中低能耗地实现高扇入、高复杂度的逻辑.同时ERCCL是一种阈值逻辑.所以一个基于ERCCL的系统可以大大减少逻辑门数,从而降低系统能耗.针对ERCCL提出了一种阈值逻辑综合方法.用基准电路集MCNC做了相应的实验.与SIS的综合结果相比,该方法大约减少80%的逻辑门.
- 杨骞周润德
- 关键词：能量回收逻辑综合电容耦合CMOS电路
- 能量回收阈值逻辑电路
- 2004年
- 通过把阈值逻辑应用在能量回收电路中 ,提出了一种新的电路形式——能量回收阈值逻辑电路 (energy re-covery threshold logic,ERTL) .阈值逻辑的应用 ,使 ERTL 电路的门复杂度大大降低 ,同时进一步降低了功耗 .分别以 ERTL 电路和静态 CMOS电路设计了 4位超前进位加法器 ,两个加法器采用相同的结构 .ERTL 加法器逻辑电路的晶体管数目只占静态 CMOS加法器的 6 3% ,与现有的能量回收电路相比 ,硬件开销减少 .设计使用的是TSMC0 .35 μm工艺 ,分别在 3V和 5 V工作电压下对电路进行 Spice仿真 .仿真结果显示 ,在实际的工作负载和工作频率范围内 ,ERTL 电路的能耗只有静态 CMOS电路的 14 %～ 5 8%
- 杨骞周润德
- 关键词：能量回收低功耗CMOS电路
- 采用电容耦合的能量回收电路
- 2005年
- 为了提高能量回收电路的效率,提出了能量回收电容耦合逻辑电路.该电路的非绝热损失与门的复杂度和负载均无关,其大小只决定于电路中逻辑门的数目.利用电容耦合,而不是开关逻辑网络进行逻辑求值,相对减小了导通电阻和绝热损失.该电路在电路形式上降低了功耗,在结构设计中,采取阈值逻辑结构,使功耗和性能优化.基于TSMC 0.35 μm工艺,设计了4位加法器,并和4位的2N-2N2P加法器、静态CMOS加法器进行比较.Hspice仿真表明:该电路电路功耗只有2N-2N2P的46%,静态CMOS的20%～31%.该电路与传统的CMOS电路比较,能耗大大降低.
- 杨骞周润德
- 关键词：大规模集成电路能量回收低功耗电容耦合CMOS电路
- 能量回收阈值逻辑及其功率时钟产生电路(英文)
- 2004年
- 提出了能量回收阈值逻辑电路 (ERTL) .该电路把阈值逻辑应用到绝热电路中 ,降低能耗的同时也降低了电路的门复杂度 .并且提出了一种高效率的功率时钟产生电路 .该功率时钟电路能够根据逻辑的复杂度和工作频率 ,调整电路中 MOS开关的开启时间 ,以取得最优的能量效率 .为了便于功率时钟的优化设计 ,推导出了闭式结果 .基于 0 .35 μm的工艺参数 ,设计并且仿真了 ERTL 可编程逻辑阵列 (PL A)和普通结构 PL A.在 2 0～ 10 0 MHz的工作频率范围内 ,提出的功率时钟电路的能量效率可以达到 77%～ 85 % .仿真结果还显示 ,ERTL 是一个低能耗的逻辑 .ERTL PL A与普通结构的 PL A相比 ,包括功率时钟电路的功耗在内 ,ERTL PL A仍节省 6 5 %～
- 杨骞周润德
- 关键词：能量回收低功耗CMOS电路
- 采用自举技术的不完全绝热电路被引量：5
- 2004年
- 为了大规模集成电路的低能耗应用,提出了一种不完全绝热电路——自举能量回收逻辑电路(bootstrapenergyrecoverylogic,BERL)。该电路采用二相无交叠功率时钟。由于采用自举技术,使负载的冲放电过程不会产生非绝热损失,并且输出开关的导通电阻变小,使绝热损失降低。为了比较BERL电路与静态CMOS电路及PAL-2n绝热电路的能耗,设计了反相器链电路。Hspice软件仿真结果表明,BERL电路的工作频率可以超过400MHz。在10～100MHz下,BERL能耗只有静态CMOS电路的25%～33%。相对于PAL-2n电路,BERL也有较低的能耗。在200MHz下,BERL能耗只有PAL-2n的50%。负载越重,BERL电路的低能耗优势越明显。
- 杨骞周润德
- 关键词：大规模集成电路绝热电路能量回收低功耗
- 嵌入式RSA加解密处理器被引量：4
- 2001年
- RSA加密是一个运算密集的过程 ,为了 CPU能实时进行处理 ,设计了一种嵌入式 RSA处理器 ,它可以在外部微处理器的控制下完成 RSA加解密运算。设计中采用了适合硬件实现的 CIOS方法 ,在保持硬件规模较小的同时加速模乘运算速度。在设计中还采用了窗口法减少模幂运算过程中所需进行的模乘运算次数 ,大大提高了处理速度。在电路的控制逻辑中 ,采取了流水线操作 ,进一步提高了处理速度。在 2 0 MHz的时钟频率下 ,该处理器完成 10 2 4bit的模幂运算最多只需 16 0 ms。电路规模约为 2 6 0 0 0等效逻辑门 。
- 杨骞吴行军周润德鲁瑞兵
- 关键词：RSA算法模乘运算嵌入式
