- 高速串行接口的多相时钟产生电路中用的鉴相和启动电路
- 一种高速串行接口的多相时钟产生电路中采用的鉴相和启动电路，包括具有三个输入端和两个输出端的鉴相器和连接于鉴相器输入端的启动电路，该启动电路包含一与门、第一～三D触发器、第一～三CML2CMOS电路及第一～三缓冲器。本发明...
- 李振涛贾晨王自强郑旭强张春侯晨龙王志华
- 文献传递
- 一种高速电路的带上拉PMOS管的动态锁存器
- 本发明涉及电路设计领域，尤其涉及一种高速电路的带上拉PMOS管的动态锁存器，包括一个由正沿时钟CLKP控制的起尾电流源作用的NMOS管M0，一对由输入数据驱动的NMOS管M1和NMOS管M2，一对由负沿时钟CLKN控制的...
- 曹卫东王自强郑旭强黄柯李福乐
- 用于高速串行接口接收端的1/4速率4抽头判决反馈均衡器
- 一种用于高速串行接口接收端的1/4速率4抽头判决反馈均衡器，包括四条结构相同的通路，每条通路均由1个采样保持模块、1个加法器以及2个锁存器组成，首先通过采样保持模块，利用1对相移为90度的1/4速率时钟信号对当前输入的高...
- 袁帅王自强郑旭强乌力吉张春王志华
- 文献传递
- 一种基于65 nm CMOS工艺的3抽头前馈均衡器
- 2015年
- 高速串行接口技术是当前高速数据传输的关键技术之一,而前馈均衡器(FFE)是高速串行接口中的重要模块电路。设计了一款工作在40Gb/s、用于高速串口发送端的前馈均衡器;分析了FFE求和模块、延时模块对均衡效果的影响;采用LC网络作为延时单元,并通过设计闭环反馈控制来控制延时时间,解决了高速均衡电路的延时实现问题。电路采用TSMC 65nm CMOS工艺进行设计和仿真,后仿真结果表明,在40Gb/s数据传输时,该3抽头FFE电路具有20dB的均衡能力;在TT_27℃工艺角、1.0V电源电压下,电路功耗为51.52mW。
- 周乃文多尔泰王自强姜汉钧黄柯郑旭强袁帅吴凌涵
- 关键词：高速串行接口闭环反馈
- 一种高速电路的带上拉PMOS管的动态锁存器
- 本发明涉及电路设计领域，尤其涉及一种高速电路的带上拉PMOS管的动态锁存器，包括一个由正沿时钟CLKP控制的起尾电流源作用的NMOS管M0，一对由输入数据驱动的NMOS管M1和NMOS管M2，一对由负沿时钟CLKN控制的...
- 曹卫东王自强郑旭强黄柯李福乐
- 文献传递
- 用于高速串行接口接收端的1/4速率4抽头判决反馈均衡器
- 一种用于高速串行接口接收端的1/4速率4抽头判决反馈均衡器，包括四条结构相同的通路，每条通路均由1个采样保持模块、1个加法器以及2个锁存器组成，首先通过采样保持模块，利用1对相移为90度的1/4速率时钟信号对当前输入的高...
- 袁帅王自强郑旭强乌力吉张春王志华
- 文献传递
- 一种采用数字滑模变结构控制的Buck型开关电源转换器
- 一种采用数字滑模变结构控制的Buck型开关电源转换器，包括：Buck型转换模块，具有控制端、电压V<Sub>out</Sub>输出端和反馈电压V<Sub>fed</Sub>输出端；及，数字滑模变结构控制器，其第一输入端R...
- 徐冠南贾晨王自强郑旭强张春姜汉钧陈虹王志华
- 环形振荡器结构设计浅析
- 简介高频差分环形振荡器设计的现状,并在分析环形振荡器噪声理论的基础上,以一个高频低相噪差分振荡器的结构设计为例分析叙述针对低相噪环形振荡器的设计思路,在电路设计中降低相位噪声采取的引入正反馈作用的传输管的差分延迟单元、提...
- 秦济龙郑旭强王恩东李福乐张春李仁刚李拓
- 关键词：CMOS
- 文献传递
- 一种高速串行接口发射机
- 一种新型的高速串行接口发射机，包括合路器和电压模驱动器，同时还包括前馈均衡器和反馈均衡器，所述前馈均衡器集成于电压模驱动器中，输入端连接合路器输出的高速码流串行数据，并能对输出阻抗和均衡系数进行独立调节，所述反馈均衡器包...
- 黄柯王自强郑旭强张春王志华
- 文献传递
- 多通道前向时钟高速串行接口的正交时钟产生电路
- 本发明公开了电路设计和数据传输技术领域中的一种多通道前向时钟高速串行接口的正交时钟产生电路。包括延迟线电路、第一相位平均电路、第二相位平均电路、第一缓冲器和第二缓冲器；延迟线电路用于产生等相位差的第一相时钟、第二相时钟、...
- 黄柯王自强郑旭强李福乐马轩俞坤治张春王志华
- 文献传递
