您的位置: 专家智库 > >

文献类型

  • 17篇专利
  • 2篇期刊文章

领域

  • 7篇自动化与计算...

主题

  • 7篇存储器
  • 5篇处理器
  • 4篇端口
  • 4篇多端口
  • 3篇电路
  • 3篇多处理器
  • 3篇数据通道
  • 3篇吞吐
  • 3篇DSP
  • 3篇存储器阵列
  • 2篇单字
  • 2篇星历
  • 2篇虚数
  • 2篇原子操作
  • 2篇帧同步
  • 2篇直方图
  • 2篇直方图统计
  • 2篇时钟
  • 2篇时钟周期
  • 2篇数据存储

机构

  • 19篇中国电子科技...

作者

  • 19篇王媛
  • 13篇胡孔阳
  • 7篇胡海生
  • 7篇龚晓华
  • 7篇刘玉
  • 6篇马强
  • 4篇李岩
  • 3篇孙立宏
  • 2篇周乐
  • 2篇黄光红
  • 2篇郭二辉
  • 2篇洪一
  • 2篇李寅寅
  • 2篇贾光帅
  • 2篇刘谷
  • 2篇王佩生
  • 2篇朱家兵
  • 2篇李泉泉
  • 2篇蔡佳楠

传媒

  • 2篇中国集成电路

年份

  • 2篇2022
  • 1篇2020
  • 2篇2019
  • 1篇2018
  • 6篇2017
  • 2篇2016
  • 5篇2015
19 条 记 录,以下是 1-10
排序方式:
一种用于并发访问的数据存储器仲裁电路及仲裁方法
一种用于并发访问的数据存储器仲裁电路,包括:—用于连接外设通道请求接口的外设DMA通道一级仲裁模块,以固定优先级仲裁策略将请求同一存储器BLOCK的通道按从高优先级到低优先级排列;—用于连接本地访存通道和核间访存通道的访...
胡孔阳刘小明龚晓华刘玉胡海生王媛
文献传递
一种高性能DSP访存流水线及其实现方法
本发明涉及一种高性能DSP访存流水线,包括:访存地址计算模块,用于根据访存指令形式产生多个有效地址;访存地址冲突解决模块,用于判断多个地址的存储器访问冲突及确定地址发射排序;访存请求发送模块;访存请求接收模块;核间访存请...
胡孔阳刘小明郭二辉刘玉李泉泉王媛
一种实现伽罗瓦域乘法的装置及其应用方法
本发明公开了一种实现伽罗瓦域乘法的装置及其应用方法。该装置包括都采用选择器、乘法器、异或电路组成的选择前段模块、选择组件模块和选择后段模块。因此,本发明电路简洁鲜明、方便管理和优化,降低硬件实现以及电路开发的复杂性,达到...
王媛马强胡孔阳刘小明龚晓华万晓佳
文献传递
应用于DSP的直方图统计的实现装置和方法
一种应用于DSP的直方图统计的实现装置,包括:查找表模块、读控制模块、写控制模块、查找表相关模块、寄存器组,读控制模块和查找表相关模块在取指极,查找表模块在执行级,写控制模块在返回级,查找表模块由4个SRAM组成;读控制...
马强王媛周乐孙立宏宋何娟
文献传递
一种双模8访存地址计算方法
本发明涉及一种双模8访存地址计算方法,包括:依据矩阵的类型选择相应的双模8访存地址计算公式;根据矩阵转置前的规模配置相应的基地址和偏移地址;通过计算后产生4个或8个有效地址,并以该地址读取一组矩阵转置前的数据;根据矩阵转...
胡孔阳李岩胡海生贾光帅王媛刘小明
文献传递
一种用于多处理器的多端口访存控制器
本实用新型涉及一种用于多处理器的多端口访存控制器,包括指令通道,其输入端分别与多处理器的外设DMA通道、内核DMA通道的输出端相连,其输出端与仲裁模块的输入端相连,仲裁模块的输出端与存储器阵列的输入端相连,存储器阵列的输...
胡孔阳刘小明龚晓华刘玉胡海生王媛
文献传递
一种实现伽罗瓦域乘法的装置及其应用方法
本发明公开了一种实现伽罗瓦域乘法的装置及其应用方法。该装置包括都采用选择器、乘法器、异或电路组成的选择前段模块、选择组件模块和选择后段模块。因此,本发明电路简洁鲜明、方便管理和优化,降低硬件实现以及电路开发的复杂性,达到...
王媛马强胡孔阳刘小明龚晓华万晓佳
一种双模8访存地址计算方法
本发明涉及一种双模8访存地址计算方法,包括:依据矩阵的类型选择相应的双模8访存地址计算公式;根据矩阵转置前的规模配置相应的基地址和偏移地址;通过计算后产生4个或8个有效地址,并以该地址读取一组矩阵转置前的数据;根据矩阵转...
胡孔阳李岩胡海生贾光帅王媛刘小明
一种可重构的处理器架构及其重构方法
一种可重构的处理器架构,其内部包含4个指令缓存、16个运算宏、共享数据存储器、共享程序存储器及外设,所述16个运算宏通过4条指令总线连接到指令缓存,指令缓存连接到交叉开关,各外设也与交叉开关连接,运算宏、交叉开关连接到共...
刘小明洪一马强黄光红王媛刘谷李岩万晓佳
文献传递
一种用于多处理器的多端口访存控制器及其控制方法
本发明涉及一种用于多处理器的多端口访存控制器,包括指令通道,其输入端分别与多处理器的外设DMA通道、内核DMA通道的输出端相连,其输出端与仲裁模块的输入端相连,仲裁模块的输出端与存储器阵列的输入端相连,存储器阵列的输出端...
胡孔阳刘小明龚晓华刘玉胡海生王媛
共2页<12>
聚类工具0