您的位置： 专家智库 > >

刘潇骁

作品数：3 被引量：1H指数：1
供职机构：国防科学技术大学更多>>
发文基金：国家自然科学基金国家高技术研究发展计划国家科技重大专项更多>>
相关领域：电子电信自动化与计算机技术更多>>

合作作者

文献类型

  • 2篇会议论文
  • 1篇学位论文

领域

  • 3篇电子电信
  • 1篇自动化与计算...

主题

  • 1篇低速
  • 1篇低阈值
  • 1篇多核
  • 1篇多核处理
  • 1篇多核处理器
  • 1篇亚稳态
  • 1篇扫描链
  • 1篇时钟
  • 1篇时钟树
  • 1篇锁相
  • 1篇锁相环
  • 1篇可测性
  • 1篇后端设计
  • 1篇SERDES
  • 1篇DFT
  • 1篇处理器
  • 1篇LOOPBA...

机构

  • 3篇国防科学技术...

作者

  • 3篇刘潇骁
  • 2篇方粮
  • 2篇潘文胜
  • 1篇赵振宇
  • 1篇余金山
  • 1篇刘蓬侠
  • 1篇张明
  • 1篇欧阳海燕
  • 1篇朱青山

年份

  • 1篇2013
  • 2篇2012
共 3 条 记 录，以下是 1-3
全选 清除 导出
排序方式：
一种支持多核处理器扫描链低速与实速测试的时钟控制电路
随着处理器设计工作频率提高,设计规模的增大,以及采用高性能的纳米工艺,因制造产生的故障概率增大。扫描链技术提供了一种检测生产故障的有效机制。针对多核处理器扫描链设计,本文提出了一种基于片上锁相环的时钟控制电路。该电路利用...
刘潇骁余金山刘蓬侠赵振宇方粮潘文胜欧阳海燕
关键词：锁相环
文献传递
SerDes电路的可测性集成设计与机台测试
SerDes属于高速的数模混合电路，常集成在PCIE和SATA等IP核中。数模混合电路的测试是一个难点，测试激励的产生，响应分析以及覆盖率是研究的重点。当IP核被集成到芯片内部之后，其本身的输入输出端口也被嵌入到芯片中，...
刘潇骁
关键词：SERDESLOOPBACK
文献传递
后端设计中降低亚稳态发生概率的方法研究
在复杂SOC设计中,设计人员遇到越来越多的多时钟域间的信号传递问题,而其中亚稳态问题则是影响芯片稳定性与可靠性的关键因素。本文主要就跨时钟域信号传输中所涉及的亚稳态问题,在传统方法的基础上提出了一种通过后端物理设计进一步...
潘文胜张明方粮朱青山刘潇骁
关键词：亚稳态
文献传递
全选 清除 导出
共1页<1>
聚类工具0