薛俊
- 作品数：3 被引量：10H指数：2
- 供职机构：天津大学精密仪器与光电子工程学院精密测试技术及仪器国家重点实验室更多>>
- 发文基金：国家自然科学基金中国航空科学基金国家教育部博士点基金更多>>
- 相关领域：电子电信自动化与计算机技术更多>>
- 基于Matlab的并行循环冗余校验Verilog代码自动生成方法被引量：6
- 2016年
- 在水声信号探测数据的传输过程中,现场可编程门阵列(FPGA)通过传统串行方法对长数据帧进行循环冗余校验(CRC)时无法达到速度要求,而更快速的并行校验方法存在因编程复杂带来的实际工程应用困难问题。为了满足传输对校验速度的需求,降低编程难度和缩短编程时间,设计了一种借助Matlab对任意长度数据帧自动编写并行CRC程序语句的方法。该计算方法基于矩阵法数学原理,借助Matlab完成所有数学推导计算过程,然后直接输出符合Verilog HDL语法规则的并行CRC校验程序语句。通过在QuartusⅡ9.0中仿真,进一步在民用拖曳声呐阵列系统上进行数据传输实验,验证了Matlab自动编程方法的有效性:校验程序的自动编写输出能在几十秒内完成,同时生成的并行CRC校验程序能在满足数据传输速度要求的情况下正确地计算出系统中传输协议定义的长数据帧的校验码。
- 薛俊段发阶蒋佳佳李彦超袁建富王宪全
- 关键词：循环冗余校验MATLABVERILOG硬件描述语言现场可编程门阵列
- 基于FPGA的高速串行码流接收器被引量：1
- 2016年
- 数据的串并转换与字节对齐是高速串行数据通信的一个重要环节.为了使串并转换后输出的并行数据是一个完整字节,设计了一种基于FPGA的高速数据串并转换及字节对齐方法.首先在数据中嵌入8B/10B编码中的K28.5同步码,然后将数据串化发送.用Verilog HDL语言设计了串并转换模块和码形检测模块.串并转换模块负责产生并行时钟并将串行数据并行化后进行输出.实现了1∶10的串并转换以及并行数据字节比特偏移的检测和调整的功能.通过对不同传输速率下的数据进行实验验证,结果表明,该方案能满足高速串行数据通信的要求,减少了硬件电路的设计复杂程度.
- 袁建富颜晗华波蒋佳佳段发阶李彦超薛俊袁文澹
- 用于海洋地震勘探系统的数据变采样率采集及自检控制模块被引量：3
- 2016年
- 针对传统海洋地震勘探系统的不足之处,本文提出了一种用于海洋地震勘探系统的数据变采样率采集及自检控制模块。该模块采用一种基于锁相环的变采样率采集节点同步设计方法,实现了采样率可调节的数据采集功能,同时,该模块还实现了基于奇、偶通道控制模块的自检功能,完成了变道数采集以及系统自检测。试验现场的测试结果表明,系统的同步精度为4.86 ns,可灵活实现海洋地震勘探系统4 ksample/s(sample per second,每秒采样次数)、2 ksample/s、1 ksample/s、500 sample/s、250 sample/s 5种采样率可调的功能,同时能够进行包括奇、偶通道串扰,通道一致性,谐波失真,噪声、直流偏置六项系统自检功能,从而验证了本文所提出的海洋地震勘探系统的可行性。
- 李彦超段发阶蒋佳佳袁建富薛俊王宪全
