您的位置： 专家智库 > >

徐凯

作品数：8 被引量：13H指数：3
供职机构：中国科学院上海应用物理研究所更多>>
发文基金：国家自然科学基金更多>>
相关领域：核科学技术自动化与计算机技术电子电信更多>>

合作作者

文献类型

  • 4篇期刊文章
  • 4篇专利

领域

  • 4篇核科学技术
  • 1篇电子电信
  • 1篇自动化与计算...

主题

  • 3篇时钟
  • 2篇低电平
  • 2篇电平
  • 2篇信号
  • 2篇信号处理
  • 2篇信号处理芯片
  • 2篇扇出
  • 2篇时钟分配
  • 2篇时钟频率
  • 2篇数字处理器
  • 2篇数字信号
  • 2篇数字信号处理
  • 2篇数字信号处理...
  • 2篇同步加速器
  • 2篇同轴谐振腔
  • 2篇谐振腔
  • 2篇芯片
  • 2篇控制处理器
  • 2篇加速器
  • 2篇加载

机构

  • 8篇中国科学院上...
  • 3篇中国科学院大...

作者

  • 8篇张志刚
  • 8篇赵玉彬
  • 8篇郑湘
  • 8篇徐凯
  • 7篇赵申杰
  • 6篇刘建飞
  • 6篇常强
  • 4篇赵振堂
  • 3篇侯洪涛
  • 2篇张文志
  • 2篇李正
  • 1篇毛冬青
  • 1篇马震宇
  • 1篇罗琛
  • 1篇王岩
  • 1篇是晶

传媒

  • 4篇核技术

年份

  • 1篇2020
  • 3篇2019
  • 1篇2018
  • 1篇2017
  • 1篇2016
  • 1篇2015
共 8 条 记 录，以下是 1-8
全选 清除 导出
排序方式：
基于I/Q解调原理的校准方法及实验被引量：5
2015年
同相/正交(In-phase/Quadrature,I/Q)解调技术广泛应用于射频信号相位控制系统。I/Q器件存在固有误差,如直流偏置、幅度不平衡、相位不平衡和电路长度不等。这些误差会导致输出的I/Q轨迹呈椭圆,相位为非线性,影响相位鉴别的精度。为减小误差带来的影响,提出一种基于I/Q解调技术的软件校准方法,并将此方法在自制基于贴片式芯片集成的I/Q解调印刷电路板上验证。测试表明,输出的I/Q信号经校准后相位误差≤±0.15°,幅度稳定度≤±1%,通道延时≤10 ns。此板卡设计和校准方法已在新升级的上海光源储存环高频束流丢失分析系统中的射频信号前端预处理中使用,各项指标均满足束流丢失分析系统中射频信号监测的要求。
张志刚赵玉彬徐凯郑湘李正赵申杰常强侯洪涛马震宇罗琛毛冬青是晶王岩刘建飞
关键词：校准
上海光源谐波腔系统的前端变频模块方案设计被引量：7
2019年
上海光源是第三代同步辐射光源。在上海光源的二期工程中,超导三次谐波腔将用于拉伸束团长度,提升束流托歇克寿命。三次谐波腔工作在被动模式下,谐波腔工作频率(约1.5 GHz)为主腔工作频率(约500 MHz)的三倍。为实现谐波腔高频系统的调谐控制,需要对1.5 GHz信号进行下变频处理,便于后端对信号采样处理。本文介绍了三种下变频的方案,将1.5 GHz射频信号降频为31.25 MHz中频信号,分析了各个方案的特点和影响下变频结果的因素。测试结果显示:三种变频方案在不同的动态范围具有良好的线性,均已满足谐波腔控制需求。其中基于倍频器的变频模块为最优方案,其线性动态区间大于70 dB,同时产生的中频信号的相位噪声最低,最终将在谐波腔的控制系统中采用。
宫鹏鹏赵玉彬侯洪涛侯洪涛郑湘张志刚常强郑湘刘建飞
关键词：下变频低电平
基于FPGA的多cell腔的场平坦度控制被引量：2
2017年
在多cell腔的场平坦度控制处理中,最重要的算法为除法运算,而传统整数除法算法采用多次相减和移位的方法来实现,其算法存在以下缺点:相减运算消耗大量时钟即"吃时钟"、每完成一次算法所需时钟周期不固定以及此算法在实际工程中不能有效工作。针对传统整数除法器的弊端,提出一种基于现场可编程门阵列(Field-Programmable Gate Array,FPGA)的循环型不可恢复除法器。设计的循环型不可恢复除法器通过改善程序结构和优化时序,实现除法运算速度的提高和固定运算所需时钟周期的目的。此算法通过Quartus II编译和综合,以及仿真工具Model Sim的仿真验证,达到预期功能效果,同时在上海光源增强器高频数字低电平控制器中被采用,实现场平坦度稳定度在±1.3%以内,完成每次运算所需35个时钟周期,优于设计指标。
张志刚赵玉彬徐凯郑湘李正赵申杰常强侯洪涛刘建飞
关键词：现场可编程门阵列循环型除法器时钟周期
一种同步加速器高频系统及其频率及腔压调控方法
本发明涉及一种同步加速器高频系统及其频率及腔压调控方法，其中，所述系统包括：一全固态放大器；一采用软磁合金材料加载的同轴谐振腔；以及一低电平控制器，其包括：一时钟网络模块；一模数转换器；一数字处理器；一数模转换模块；以及...
张文志赵玉彬赵申杰郑湘徐凯张志刚常强赵振堂
能灵活配置时钟频率的数字低电平控制处理器
本发明提供一种能灵活配置时钟频率的数字低电平控制处理器，包括：多路高速模拟数字转换通道、多路高速数字模拟转换通道、多路数字输出端口、数字信号处理芯片和时钟分配系统。时钟分配系统用于向数字信号处理芯片提供时钟信号，时钟分配...
赵玉彬郑湘张志刚徐凯赵申杰刘建飞赵振堂
适用于SSRF的高性能频率合成源设计与实现被引量：3
2019年
主信号源是高频数字化低电平控制系统(Low Level Radio Frequency,LLRF)的重要组成部分,它不仅用于产生高稳定度的参考信号,还用于产生控制系统所需的高精度工作时钟,其性能是高频系统性能的重要保障。本文以上海同步辐射光源(Shanghai Synchrotron Radiation Facility,SSRF)的主信号源作为研究对象,通过采用锁相环技术和直接模拟合成技术实现了500 MHz的单频信号源。实验测试结果显示:两种技术分别实现了-125 dBc/Hz@1 kHz和-132 d Bc/Hz@1 k Hz的相位噪声,均满足上海光源高频系统对信号源的性能要求。
袁慧赵玉彬郑湘郑湘黄雪芳夏洋洋赵申杰张志刚赵申杰常强张志刚
关键词：锁相环
一种同步加速器高频系统及其频率及腔压调控方法
本发明涉及一种同步加速器高频系统及其频率及腔压调控方法，其中，所述系统包括：一全固态放大器；一采用软磁合金材料加载的同轴谐振腔；以及一低电平控制器，其包括：一时钟网络模块；一模数转换器；一数字处理器；一数模转换模块；以及...
张文志赵玉彬赵申杰郑湘徐凯张志刚常强赵振堂
文献传递
能灵活配置时钟频率的数字低电平控制处理器
本发明提供一种能灵活配置时钟频率的数字低电平控制处理器，包括：多路高速模拟数字转换通道、多路高速数字模拟转换通道、多路数字输出端口、数字信号处理芯片和时钟分配系统。时钟分配系统用于向数字信号处理芯片提供时钟信号，时钟分配...
赵玉彬郑湘张志刚徐凯赵申杰刘建飞赵振堂
文献传递
全选 清除 导出
共1页<1>
聚类工具0