您的位置: 专家智库 > >

侯卫华

作品数:5 被引量:8H指数:2
供职机构:中国电子科技集团第五十八研究所更多>>
发文基金:国防科技重点实验室基金江苏省自然科学基金更多>>
相关领域:电子电信自动化与计算机技术更多>>

文献类型

  • 4篇期刊文章
  • 1篇会议论文

领域

  • 3篇电子电信
  • 2篇自动化与计算...

主题

  • 2篇静态存储器
  • 2篇存储器
  • 1篇低功耗
  • 1篇电路
  • 1篇阵列
  • 1篇现场可编程
  • 1篇现场可编程门...
  • 1篇门阵列
  • 1篇开关矩阵
  • 1篇可编程门阵列
  • 1篇集成电路
  • 1篇级联
  • 1篇级联结构
  • 1篇加法器
  • 1篇功耗
  • 1篇SRAM
  • 1篇VLSI
  • 1篇FFT
  • 1篇FFT处理器
  • 1篇FPGA

机构

  • 4篇中国电子科技...
  • 2篇江南大学

作者

  • 5篇于宗光
  • 5篇侯卫华
  • 3篇刘明峰
  • 2篇施亮
  • 2篇王成
  • 2篇高宁
  • 1篇李彦铭
  • 1篇刘战
  • 1篇张惠国
  • 1篇郭晖
  • 1篇刘明锋

传媒

  • 2篇半导体技术
  • 1篇电子与封装
  • 1篇中国电子科学...
  • 1篇中国电子学会...

年份

  • 2篇2008
  • 2篇2007
  • 1篇2006
5 条 记 录,以下是 1-5
排序方式:
基于ISCA算法的多级级联结构并行FIR滤波器
基于快速迭代短卷积算法(ISCA),实现了一种多级级联结构的新型并行FIR滤波器,在增加一定量的加法器和延迟单元等弱运算强度单元的情况下,大大减少使用的乘法器数量。对于规模越大的并行FIR,采用这种新型结构可节省越多的乘...
王成侯卫华李彦铭刘明峰于宗光
关键词:VLSI加法器乘法器
文献传递
一款基于MVR-CORDIC的高速64点基-4FFT处理器被引量:1
2008年
文中设计了一款64点基-4FFT处理器,用改进的CORDIC(MVR-CORDIC)处理单元代替常规FFT处理器中的复数乘法器,改进的CORDIC处理单元在保证SQNR性能下,仅用极少次数的移位加法运算即可完成一次复数乘法,缩减了完成一次基本蝶形运算的时间并减小了面积开销。该FFT处理器结构采用两块独立的RAM,并对中间数据作"乒-乓"式存储操作以节省数据存储时间,从而提高完成一次FFT运算的速度。所设计的FFT处理器通过FPGA进行验证,结果表明平均完成一次64点FFT运算仅需要不到1μs。
侯卫华郭晖刘明峰于宗光
关键词:FFT
FPGA中通用互连结构的设计与优化
2007年
介绍了一款基于SRAM技术的FPGA电路的通用互连结构。在对其通用互连线的延时模型进行分析的基础上,提出了一种改进的互连结构。基于CSMC 0.6μm工艺下的SPICE仿真及流片结果表明,改进后的互连结构性能提高了约10%。
侯卫华张惠国刘战高宁施亮刘明锋于宗光
关键词:静态存储器现场可编程门阵列开关矩阵
采用多级子并行滤波器级联结构的并行FIR滤波器被引量:4
2008年
在并行FIR的快速迭代短卷积算法(ISCA)基础上,采用多级小尺寸并行FIR结构级联结构,实现了一种新型并行FIR滤波器。在增加一定量的加法器和延迟单元等弱运算强度单元的情况下,大大减少使用的乘法器数量。一个采用3级(2×3×6)级联结构的2并行36抽头FIR滤波器仅需18个乘法器,比单级ISCA算法实现的FIR结构节省了67%,更适合于专用并行FIR滤波器的VLSI实现。
王成侯卫华刘明峰于宗光
关键词:超大规模集成电路
用于SRAM的低功耗位线结构被引量:3
2006年
提出了一种用于SRAM的低功耗位线结构,通过两种途径来实现低位线电压。在写操作时,利用单边驱动结构来抑制位线上充电电压的过大摆动;在读写操作时,改进预充结构来使位线电压保持较低。仿真表明,该结构使功耗大大节省。
高宁施亮侯卫华于宗光
关键词:静态存储器低功耗
共1页<1>
聚类工具0