朱继祥
- 作品数：12 被引量：28H指数：4
- 供职机构：浙江工商大学更多>>
- 发文基金：国家自然科学基金国家高技术研究发展计划浙江省自然科学基金更多>>
- 相关领域：自动化与计算机技术电子电信环境科学与工程文化科学更多>>
- 自适应演化硬件及其容错技术研究
- 推动电子计算机技术产生和发展的因素无外乎是特定时期的某种需求,当今世界,人类探索未知世界的活动日趋频繁,人们对于电子系统产生了微型化和智能化的新需求,形成了未来电子系统发展的趋势。微型化与可靠性、智能化与模块化之间的矛盾...
- 朱继祥
- 关键词：演化算法演化硬件自适应容错
- 文献传递
- 基于演化硬件的在线自适应系统被引量：10
- 2009年
- 随着演化硬件的兴起,其在电子电路自动设计、容错以及自适应等方面的优越性,使它有望成为突破传统电子系统设计瓶颈的新技术。在已有研究的基础之上,进一步探讨利用演化硬件技术实现电子系统的自适应性,提出了一个基于演化硬件技术的自适应系统模型,并通过在Xilinx Virtex-II Pro(XC2VP20)FPGA芯片上的实验,表明了演化硬件技术是解决电子系统自适应性问题的一种可行方案。
- 朱继祥李元香夏学文曾辉
- 关键词：演化硬件自适应数字电路现场可编程逻辑门阵列
- 一种优化STT-RAM缓存写能耗的方法
- 一种优化STT-RAM缓存写能耗的方法，其主要步骤是：主STT-RAM缓存增加一小容量的从SRAM缓存，统计新的缓存数据块与原有数据的相异数据位，比较写操作分别发生在STT-RAM缓存和SRAM缓存的能耗，并且将数据写往...
- 章铁飞傅均朱继祥
- 模拟电路的多目标优化与演化设计被引量：2
- 2010年
- 对模拟电路设计中涉及的多个目标进行了定义与量化,并针对这些目标提出一种面向模拟电路演化设计的多目标遗传算法,该方法利用非支配排序和适应值共享策略来提高搜索方向的空间均匀性,引入基于电路构造指令的编码方案来支持电路自动生成和提高电路演化的效率,并且该编码方案也同样适用于数字电路。利用协同演化的适应值评估策略来增强种群的学习能力,提高演化效率。实验结果表明,该方法可以设计出更实用、简单的模拟电路。
- 夏学文熊曾刚李元香朱继祥
- 关键词：非支配排序遗传算法多目标优化
- 演化硬件的容错模式研究被引量：7
- 2010年
- 提出一种基于演化硬件的补偿容错模式,将被检对象和重构对象分离,以避免自重构容错模式可能对系统造成破坏的危险.该容错模式在不影响原电路工作的前提下,利用演化硬件的自适应特性,重构出相应的电路对出错电路进行输出补偿,从而达到容错的目的.实验表明,补偿容错模式能以少量的冗余代价换取更优的容错性能,并且修复时间比自重构容错模式短,有利于实时容错.
- 朱继祥李元香夏学文
- 关键词：自适应演化硬件数字电路
- 可重构系统的演化修复机制被引量：5
- 2014年
- 利用演化算法实现系统自修复是一种新的容错设计思路,但是演化是一个非常耗时的过程.已有的演化容错系统多属于静态演化,演化过程仅发生在系统设计阶段,系统在运行过程中不具有演化修复的能力.这类演化容错系统虽然可以避免演化耗时,但是只能修复已知错误,无法修复未知错误.针对上述问题,文中提出一种基于动态演化的修复机制,容错系统采用可重构系统和被检测系统的耦合设计方案.当被检测系统出现故障时,可重构系统通过系统演化实现在线自修复.为了减少演化耗时,系统根据错误类型采取不同措施:如果出现已知错误,系统直接在预置配置库中搜索修复配置;如果出现未知错误,则通过动态演化在线生成修复配置,并更新预置配置库.最后,将该容错设计方案用于典型电路的故障模式.实验结果表明,文中提出的演化修复机制提高了系统运行的实时可靠性,预置配置库设计减少了演化耗时.
- 朱继祥李元香邢建国
- 关键词：演化硬件
- 城市生活垃圾收运和处理系统的建设与管理研究
- 朱继祥
- 关键词：垃圾收运
- 一种DRAM内存行扰动错误解决方法
- 一种DRAM内存行扰动错误解决方法，包括以下的步骤：S1:每个DRAM内存行采用两位的最近访问计时器，追踪其最近的被动激活信息；S2:当某内存行发生读写访问时，按概率N对其相邻行产生主动激活命令；S3:主动激活命令确定产...
- 章铁飞朱继祥
- 文献传递
- “以系统理解系统”视角下的Linux教学案例
- 2023年
- 分析Linux课程特点以及目前教学中存在的问题,基于“以系统理解系统”视角,提出自主实现Linux常用命令cp的教学案例,阐述案例的整体设计思路,详细介绍设计过程,通过教学实施效果总结,说明本教学案例让学生充分感受到Linux系统的魅力,提高了学生解决问题的实践动手能力。
- 章铁飞朱继祥
- 关键词：LINUX教学案例
- 一种分解演化的电路自动设计方法被引量：5
- 2010年
- 提出一种并行递归分解算法,它有规律地将待演化电路逐步分解直到设计成功,整个过程无需人工干预,提高了电路设计的自动化程度。该算法将目标电路的演化设计过程转化为其多个子电路的并行演化过程,并利用"特长个体"的互补性提高搜索效率。实验表明,该分解策略能有效提高演化逻辑电路的设计效率和成功率。
- 朱继祥李元香
- 关键词：演化硬件数字逻辑电路
