您的位置： 专家智库 > >

徐海铭

作品数：2 被引量：7H指数：1
供职机构：江南大学信息工程学院更多>>
发文基金：江苏省自然科学基金更多>>
相关领域：电子电信更多>>

合作作者

文献类型

  • 2篇中文期刊文章

领域

  • 2篇电子电信

主题

  • 2篇VERILO...
  • 1篇信号
  • 1篇信号处理
  • 1篇异步
  • 1篇数字信号
  • 1篇数字信号处理
  • 1篇同步串口
  • 1篇接口
  • 1篇接口设计
  • 1篇高速DSP

机构

  • 2篇江南大学
  • 1篇中国电子科技...
  • 1篇中国电子科技...

作者

  • 2篇于宗光
  • 2篇陶建中
  • 2篇徐海铭
  • 1篇程月东
  • 1篇刘荣林

传媒

  • 1篇微计算机信息
  • 1篇电子与封装

年份

  • 2篇2009
共 2 条 记 录，以下是 1-2
全选 清除 导出
排序方式：
高速DSP串行外设接口设计
2009年
文章分析了DSP同步串行外设接口的整体结构,以及工作时钟与数据传输的四种类型,具体讨论寄存器基本单元触发器的改进和利用Verilog语言设计同步串行外设接口的寄存器电路,且给出了寄存器写操作在TMS320LF2407芯片正常工作的仿真时序图。
徐海铭陶建中于宗光
关键词：同步串口VERILOG数字信号处理
高速异步FIFO设计被引量：7
2009年
文章介绍了异步FIFO的整体结构、功能和工作原理以及具体的异步FIFO设计方法,分析并解决了数据在不同时钟域之间进行传输时产生的亚稳态问题,着重对判断空/满逻辑电路进行了分析设计。改善了传统需要增加状态位来判断空/满状态的设计方案,提出了一种新的空/满判断方法,同时还给出了部分异步FIFO设计的verilog源代码。最后提供了计算FIFO存储器字数目的相关公式,为FIFO存储器字的大小设计提供了参考。
徐海铭程月东刘荣林陶建中于宗光
关键词：VERILOG异步
全选 清除 导出
共1页<1>
聚类工具0