您的位置: 专家智库 > >

胡丹

作品数:3 被引量:23H指数:2
供职机构:江南大学信息工程学院更多>>
发文基金:国家自然科学基金国家高技术研究发展计划更多>>
相关领域:电子电信自动化与计算机技术更多>>

文献类型

  • 3篇中文期刊文章

领域

  • 2篇电子电信
  • 2篇自动化与计算...

主题

  • 2篇控制器
  • 2篇SDRAM控...
  • 1篇移位寄存器
  • 1篇阵列
  • 1篇时分复用
  • 1篇体系结构
  • 1篇片上系统
  • 1篇总线
  • 1篇总线接口
  • 1篇现场可编程
  • 1篇现场可编程逻...
  • 1篇线性反馈移位...
  • 1篇龙芯
  • 1篇接口
  • 1篇接口设计
  • 1篇静态优先级
  • 1篇可编程逻辑
  • 1篇可编程逻辑门...
  • 1篇反馈移位寄存...
  • 1篇复用

机构

  • 2篇江南大学
  • 2篇中国科学院

作者

  • 3篇胡丹
  • 2篇张志敏
  • 1篇李辉
  • 1篇须文波
  • 1篇潘杰

传媒

  • 1篇微计算机应用
  • 1篇微电子学与计...
  • 1篇江南大学学报...

年份

  • 1篇2006
  • 2篇2005
3 条 记 录,以下是 1-3
排序方式:
DDR2 SDRAM控制器的FPGA实现被引量:19
2006年
龙芯SoC第一版本(ICT-E32)中集成的是SDRAM控制器,但鉴于SDRAM性能的限制,使其成为提高龙芯SoC性能的瓶颈.为了进一步提高龙芯SoC性能,在新一款中集成了DDR2控制器.因为DDR2采用了新技术,使其实现相对于SDRAM更为复杂,因此预先在FPGA上对其进行实现,以方便对其在整个SoC设计中的集成.目前,该控制器已经通过功能仿真,并在Xilinx公司的Virtex-4系列FPGA上得以实现.
须文波胡丹
关键词:现场可编程逻辑门阵列
Lottery Bus的设计与实现被引量:4
2005年
为了提高SoC内部总线的性能,优化总线架构。文章提出了一种新颖的LotteryBus总线机制。通过将其与静态优先级及时分复用总线进行比较,介绍了它的特点及其仲裁机制。并且设计和实现了一个4-Masters的Lot-teryBus用于龙芯SoC内部高速总线的改进,功能仿真和FPGA验证证明这一总线机制的可行性和正确性。
潘杰胡丹张志敏
关键词:静态优先级时分复用线性反馈移位寄存器
片上SDRAM控制器设计与集成
2005年
介绍了SDRAM控制器IP核的设计、电路的功能仿真、综合以及验证等过程,其中重点讨论了该控制器的接口设计以实现SoC的集成。性能分析表明该控制器设计合理、性能优异。结果证明了该IP在功能和时序上符合SDRAM控制器技术规范,达到了预定目标。
胡丹李辉张志敏
关键词:SDRAM控制器接口设计龙芯片上系统总线接口体系结构
共1页<1>
聚类工具0