您的位置： 专家智库 > >

周乃文

作品数：3 被引量：0H指数：0
供职机构：清华大学更多>>
发文基金：国家高技术研究发展计划更多>>
相关领域：电子电信更多>>

合作作者

文献类型

  • 2篇专利
  • 1篇期刊文章

领域

  • 2篇电子电信

主题

  • 3篇高速串行
  • 3篇高速串行接口
  • 2篇电路
  • 2篇电路设计
  • 2篇时钟
  • 2篇校准
  • 2篇模拟电路
  • 2篇模拟电路设计
  • 2篇发射机
  • 2篇反馈网络
  • 1篇延时
  • 1篇网络
  • 1篇网络延时
  • 1篇闭环
  • 1篇闭环反馈
  • 1篇NM
  • 1篇CMOS工艺
  • 1篇抽头

机构

  • 3篇清华大学
  • 1篇浙江大学

作者

  • 3篇王自强
  • 3篇周乃文
  • 2篇王志华
  • 2篇张春
  • 2篇李福乐
  • 2篇吕方旭
  • 1篇袁帅
  • 1篇姜汉钧
  • 1篇黄柯
  • 1篇郑旭强

传媒

  • 1篇微电子学

年份

  • 1篇2020
  • 1篇2017
  • 1篇2015
共 3 条 记 录，以下是 1-3
全选 清除 导出
排序方式：
一种基于65 nm CMOS工艺的3抽头前馈均衡器
2015年
高速串行接口技术是当前高速数据传输的关键技术之一,而前馈均衡器(FFE)是高速串行接口中的重要模块电路。设计了一款工作在40Gb/s、用于高速串口发送端的前馈均衡器;分析了FFE求和模块、延时模块对均衡效果的影响;采用LC网络作为延时单元,并通过设计闭环反馈控制来控制延时时间,解决了高速均衡电路的延时实现问题。电路采用TSMC 65nm CMOS工艺进行设计和仿真,后仿真结果表明,在40Gb/s数据传输时,该3抽头FFE电路具有20dB的均衡能力;在TT_27℃工艺角、1.0V电源电压下,电路功耗为51.52mW。
周乃文多尔泰王自强姜汉钧黄柯郑旭强袁帅吴凌涵
关键词：高速串行接口闭环反馈
一种带有时序校准的发射机
本发明涉及一种带有时序校准的发射机，用于高速串行接口，属于模拟电路设计领域。该发射机从某一中间级合路器中获取该级的输出数据和时钟信号，送入鉴相器；鉴相器对输入的数据和时钟信号进行比较并输出对应的控制电压；该控制电压经过电...
王自强周乃文吕方旭张春王志华李福乐
文献传递
一种带有时序校准的发射机
本发明涉及一种带有时序校准的发射机，用于高速串行接口，属于模拟电路设计领域。该发射机从某一中间级合路器中获取该级的输出数据和时钟信号，送入鉴相器；鉴相器对输入的数据和时钟信号进行比较并输出对应的控制电压；该控制电压经过电...
王自强周乃文吕方旭张春王志华李福乐
文献传递
全选 清除 导出
共1页<1>
聚类工具0