靳佳伟
- 作品数：6 被引量：9H指数：2
- 供职机构：北京工业大学电子信息与控制工程学院更多>>
- 发文基金：北京市科技计划项目国家自然科学基金北京市自然科学基金更多>>
- 相关领域：电子电信电气工程更多>>
- 1.5 GHz Serdes低抖动锁相环的设计被引量：2
- 2015年
- 设计并实现了一种应用于1.5GHz Serdes高速接口系统的低抖动锁相环。出于应用考虑,设计的重点是降低抖动,根据锁相环的系统特点、噪声特性以及物理实现时的种种外部干扰因素的影响,分别提出了系统级设计、电路设计以及版图设计上的减小噪声、降低抖动的方法。电荷泵锁相环采用0.18μm 1P4M互补金属氧化物半导体(CMOS)混合信号工艺制造,芯片面积为700μm×320μm。仿真结果表明,电路中心频率为1.5GHz,锁定时间小于5μs,偏离中心频率1MHz处的相位噪声为-95.39dBc/Hz,RMS jitter为3.6ps,总功耗为6mW。
- 刘姗姗万培元李建军靳佳伟林平分
- 关键词：电荷泵锁相环低抖动
- 快速响应、高性能LDO的设计被引量：1
- 2015年
- 介绍一种高性能、快速响应、低抖动的LDO线性稳压器,其采用改进后的零极点跟随技术,使用工作在线性区的PMOS管作为可调的动态电阻,根据负载变化的情况动态地调整系统稳定性。同时在环路中加入微分器进一步增大系统稳定性。电流负载在1mA变化到100mA的情况下,带宽大于2.2MHz。最终在0.35μmTSMC下流片验证,当电流负载在10ns内从0切换到100mA,稳定时间小于3μs,输出电压差小于40mV。
- 靳佳伟吴郁万培元林平分
- 关键词：低压差线性稳压器低抖动快速响应
- 兼容Mifare1功能的CPU卡芯片软硬件协同设计被引量：1
- 2015年
- 在研究非接触式IC卡标准ISO/IEC 14443以及M1卡技术规范的基础上,通过对CPU卡芯片以及通用M1卡的测试与研究,提出了软件模拟M1卡的方案,在CPU卡基础上实现M1卡功能。针对纯软件实现方案的不足,提出软硬件协同的方案,用加解密运算和数据位编解码同步进行的方式缩短交易时间,采用软硬件协同方式共同实现M1卡功能。
- 李鹏飞谢雪松万培元靳佳伟栗明史岩马威薛宝华
- 关键词：CPU卡MIFARE软硬件协同
- 2.4GHz全集成锁相环频率合成器的研究与设计
- 穿戴式智能设备的出现，为人们的生活带来了极大的方便。其原理就是将手机终端和WiFi或蓝牙的技术进行融合，而WiFi或蓝牙都是工作在2.4GHz的频率段上，这将使工作在2.4GHz频率段上的接收机进一步成为研究的热点，锁相...
- 靳佳伟
- 关键词：接收机电路分析
- 一种低功耗宽频率调谐范围的伪差分环形VCO被引量：4
- 2015年
- 设计了一种低功耗、宽频率调谐范围的伪差分环形压控振荡器（VCO）。电路设计分为振荡环路设计和电流源设计两部分。在振荡器的振荡环路部分,提出了一种新颖的降低功耗的方法,即通过动态地调节接入振荡环路的锁存器,减小驱动电流,降低功耗;在振荡器的控制电源部分,采用gain-boost结构,设计了一款理想的可控双电流源,实现了振荡器的宽频率调谐范围。基于SMIC 65 nm工艺,在1.8 V工作电压下,对振荡器进行了后仿验证。结果表明,在频率为900 MHz时,振荡器的功耗仅为3.564 m W;当控制电压在0.6~1.8 V变化时,振荡器的频率调谐范围可宽达0.495~1.499 GHz。
- 卓汇涵张万荣靳佳伟周永旺
- 关键词：低功耗调谐范围理想电流源
- 基于门控结构的低功耗扫描测试方案被引量：1
- 2015年
- 针对芯片测试功耗过高,严重影响芯片的良率的问题,提出了门控扫描时钟方法和门控组合逻辑方法相结合的测试方案来降低芯片测试功耗。采用该测试方案,使用Synopsys公司的DFT Compiler软件,完成了一款电力网载波通信芯片的可测性设计。结果表明,该测试方案在不降低响测试覆盖率和不增加测试时间的前提下,最终将测试功耗降低了37.3%。该测试方案能够快速有效地降低芯片测试功耗,具有广泛的应用价值。
- 祝雪菲张万荣万培元王成龙靳佳伟史岩马威薛宝华
- 关键词：可测性设计低功耗
