邵刚
- 作品数：19 被引量：31H指数：4
- 供职机构：西安航空计算技术研究所更多>>
- 发文基金：中国人民解放军总装备部预研基金中国航空科学基金武器装备预研基金更多>>
- 相关领域：自动化与计算机技术电子电信航空宇航科学技术更多>>
- 一种传感器信号调理的补偿系统的设计及实现被引量：1
- 2015年
- 压阻型传感器存在温度漂移误差和输出信号非线性等问题，当使用压阻传感器构建精密传感系统时，压阻型传感器的非线性特性影响系统的测量精度。通常情况下，为解决传统传感器的精度，往往采取板级补偿的方法，补偿算法开发复杂，造成传感系统体积大、功耗较大。文中通过研究电阻型传感器的非线性产生原理和补偿方法，设计并实现了一种工作范围达到-65-125℃的高精度传感器信号调理的单芯片，在此基础上实现了信号调理的校准软件的补偿算法及校准使用软件。基于上述研究，构建了以信号调理芯片为核心的单片传感器信号调理补偿系统，并对单芯片补偿后的传感器系统进行了实际测试。测试结果表明在-55-125℃的温度范围内输出的信号与压力呈良好的线性关系，误差小于6‰，满足系统的测量精度需求；高集成度的单芯片设计也满足工程小型化、低功耗、高精度的要求，为信号调理补偿提供了新的技术手段。
- 邵刚田泽刘敏侠蔡叶芳
- 关键词：压阻传感器温度补偿
- 一种基于Ring-VCO结构的宽频带低抖动锁相环的设计与实现被引量：1
- 2020年
- 为了在高速传输系统中实现宽频带和低抖动时钟输出的要求,设计了一种基于Ring-VCO结构的低抖动锁相环,采用与锁相环锁定频率强相关的环路带宽调整方法来降低环路噪声,加速环路锁定,即利用全局参考调节电路中比较器模块将锁定控制电压与参考电压比较来改变各模块电流,根据不同锁定频率调整环路参数,大大缩短了锁定时间,同时利用四级差分环形振荡器和占空比调整电路的差分对称结构,降低了电路噪声。电路采用40 nm CMOS工艺实现,测试结果表明输出频率为1.0625 GHz^5 GHz,在最高时钟频率5 GHz下眼图质量良好,时钟抖动39.6 ps。
- 刘颖田泽吕俊盛吕俊盛胡曙凡邵刚
- 关键词：锁相环环形振荡器宽频低抖动
- 一种1 GHz^6 GHz宽频高线性度相位插值电路的设计与实现被引量：5
- 2020年
- 为了提高时钟数据恢复电路(CDR)在高速多通道串行收发系统的性能,提出了一种应用于CDR电路中的新型相位插值电路,由4组差分对、4组数模转换器、公共负载电阻RL组成,通过数字滤波器输出互补的温度计码控制DAC输出电流的大小,实现对输入差分时钟的相位权重分配,从而达到128次相位插值,并利用输入级4相校正电路和输出占空比调整电路对差分信号进行整形优化。采用40 nm CMOS工艺实现,仿真结果表明插值器在工作频率1 GHz到6 GHz线性度良好,DNL最大不超过1.4 LSB,INL最大不超过1.5 LSB,已成功集成在多款SerDes电路。
- 刘颖田泽吕俊盛吕俊盛胡曙凡邵刚
- 关键词：时钟数据恢复电路线性度
- 一种自主离散量输入接口芯片设计与实现被引量：5
- 2016年
- 传统离散量信号接口电路器件由于数量多、重量大、占用板面积大、可靠性低,已无法满足航空机载系统离散量采集过程的小型化、集成化、高可靠性的要求。设计了一种自主离散量输入接口芯片,核心电路中采用端口有源泄放、SCR结构端口防护电路和错误隔离等关键设计增强数据可信度。芯片重量和体积缩小到传统电路的5‰,功耗仅为传统电路的7‰,有效解决了航空机载系统离散量采集过程的小型化、集成化、可靠性的问题。
- 邵刚郎静谢运祥
- 关键词：离散量输入接口芯片
- 航空离散量输出处理机理及设计实现被引量：5
- 2016年
- 离散量输出处理电路是航空电子系统中基本电路处理的重要组成部分,已随着集成电路设计的发展从较繁复的分离元器件搭建向集成化、智能化方向发展。针对航空电子系统中离散量输出接口电路的原理探析及实现方式,先对离散量输出电路实现功能进行介绍,再从离散量输出接口处理电路的基本原理和发展历程对各种处理电路的实现及优缺点进行对比分析,最后以国产HKA2330芯片为例归纳总结出机载航电系统使用集成电路处理离散量信号的优越性。
- 蔡叶芳邵刚李昶谢运祥
- 关键词：信号处理
- 一种6.5 GHz～11 GHz宽频带低噪声LCVCO电路的设计与实现被引量：1
- 2020年
- 随着高速通信系统的发展和传输速率的不断提高,锁相环不仅需要产生低抖动、低噪声的时钟,而且要求频率覆盖范围广和支持多协议。而压控振荡器作为锁相环中产生时钟的核心模块,其相位噪声和频带范围等性能将直接影响到通信系统中传输时钟的信号质量。为了满足多协议的不同传输频率要求,设计了一种针对6.5 GHz^11 GHz宽频带低噪声的LCVCO电路,通过6位频带选通信号对调谐电容阵列进行粗调谐和细调谐,产生64个时钟频带,同时频带内设计最优的VCO增益,在保证较低的相位噪声的情况下覆盖所有的频点。采用40 nm CMOS工艺,仿真结果表明时钟输出频率覆盖6.5 GHz^11 GHz,相位噪声不超过104.9 dBc@1 MHz。
- 刘颖田泽邵刚邵刚胡曙凡吕俊盛
- 关键词：压控振荡器宽频带低噪声
- 一种SerDes的高效集成可测试性设计
- 2015年
- 随着集成电路工作速度的提高以及特征尺寸的缩小,芯片设计和测试的费用越来越高。特别是进入深亚微米工艺以及超高集成度发展阶段以来,芯片的功能越来越强大,但也带来一系列设计和测试问题。测试和可测性设计的理论与技术已经成为VLSI领域中的一个重要研究方向,它们在理论和实践中都有十分突出的价值。文中基于Ser Des的测试要求,为了解决相关参数的测试难题,提出了一种针对Ser Des的可测性设计方案。回环、测试码型产生、温度检测、模拟测试总线等功能的实现,将Ser Des参数的测试难度极大降低。这种方案结构简单,效率较高,具有很好的实用价值。
- 胡曙凡田泽邵刚
- 关键词：可测性设计回环SERDES
- 一种高速SERDES抖动容限的高效仿真验证方法被引量：2
- 2015年
- 文中针对高速SERDES总线接收端的验证提出了一种抖动容限验证方法,有效降低了流片风险。由于受温度、布线、信道寄生的影响较大,高速SERDES需要保证在恶劣信道,尤其是大的抖动干扰时仍能稳定工作,设计阶段对接收电路抗抖动特性的评估是一个复杂的验证过程,鲜有报道。文中基于对PCIE,SRIO,FC等信道和协议的研究,提出一种快速高效的RX端抖动容限的验证评估方法。经验证采用该模型能方便准确地评估RX的特性,经电路流片后,实际测试表明,采用该方法评估的抖动容限结果与测试结果精确符合,可在设计阶段显著优化RX的性能,并大幅降低流片的风险。
- 邵刚田泽李世杰吕俊盛
- 关键词：SERDESCDR时钟恢复电路
- ARINC659芯片协议符合性验证关键技术研究被引量：5
- 2013年
- ARINC659总线主要用于机架内部各在线可更换模块(LRM)间的通信。在ARINC659芯片设计过程中,如何对协议符合性进行充分验证是确保芯片设计符合协议的关键和核心。本文首先对ARINC659总线产生的背景及ARINC659协议及总线协议处理芯片进行了概述,并结合ARINC659总线协议处理芯片对芯片协议符合性验证中的关键技术进行了分析和研究。
- 田泽郭亮刘宁宁许宏杰王泉邵刚
- 关键词：芯片验证
- 12位多通道SAR结构ADC的实现及SoC集成技术
- 描述了一种12位多通道SAR结构ADC的实现以及在SoC设计中的集成技术.详细介绍了基于SoC集成的12位多通道SAR结构ADC的特点、关键电路的设计和验证以及在SoC集成环境中的验证和为了避免干扰而采取的集成措施.本文...
- 赵强田泽邵刚
- 关键词：数模转换器电路设计片上系统集成技术
