您的位置: 专家智库 > >

梁松海

作品数:4 被引量:1H指数:1
供职机构:深圳大学信息工程学院EDA技术中心更多>>
发文基金:国家自然科学基金更多>>
相关领域:电子电信更多>>

文献类型

  • 3篇期刊文章
  • 1篇会议论文

领域

  • 3篇电子电信

主题

  • 3篇缓存
  • 3篇高速缓存
  • 2篇组相联
  • 2篇V
  • 1篇低功耗
  • 1篇电子信息
  • 1篇时钟
  • 1篇时钟周期
  • 1篇特区经济
  • 1篇命中率
  • 1篇课程
  • 1篇课程结构
  • 1篇课程结构调整
  • 1篇功耗
  • 1篇复用
  • 1篇LRU
  • 1篇LRU算法
  • 1篇创新型
  • 1篇创新型人才
  • 1篇RAM

机构

  • 4篇深圳大学

作者

  • 4篇梁松海
  • 3篇涂志娣
  • 3篇董磊
  • 2篇岑俊龙
  • 2篇李可
  • 1篇刘宏伟
  • 1篇黄建军

传媒

  • 3篇微电子学

年份

  • 1篇2012
  • 1篇2011
  • 1篇2010
  • 1篇2007
4 条 记 录,以下是 1-4
排序方式:
一种位复用近似LRU替换算法的分析与研究
2010年
提出并实现了4-way组相联高速缓存设计[1]中能够减少电路复杂性、节省Valid RAM空间的5-bit位复用近似LRU算法,其基本方法是通过位比较对4-way数据访问先后进行排序、对Valid位和比较位进行复用。给出了不命中时的替换选择电路逻辑和通过VHDL实现后的测试结果。相关结果表明,该算法实现电路简单,占用面积小,且命中率高:在指令高速缓存设计中,高速缓存大小为1 kB时,测试的平均命中率为90.2%,4 kB时为92.3%,16 kB时为94.2%。
涂志娣董磊梁松海
关键词:组相联高速缓存命中率
高性能低功耗高速缓存的V-LRU RAM单周期清零技术
2012年
提出并实现了一种高速缓存的V-LRU RAM单周期清零技术。运行操作系统的CPU在不同任务之间切换时,需要对V-LRU RAM清零。使用传统的计数器依次清空V-LRU RAM的各行,CPU会白白浪费很多个时钟周期。在一个时钟周期对V-LRU RAM清空,可以大大提高CPU的性能。在四路组相联的高速缓存设计中,容量为16k、8k和4k字节时,使用该技术可以将以前的256、128和64个时钟周期降低到只有1个时钟周期。基于SMIC 0.13μm工艺,实现该技术的硬件电路面积为6 312.8μm2,且高速缓存的缺失率保持在非常低的水平。这种技术同样适用于对RAM需要单周期清空的场合。
涂志娣董磊李可岑俊龙梁松海
关键词:RAM高速缓存时钟周期
立足特区经济培养电子信息骨干人才
大学电子信息工程专业是深圳大学首批专业,也是广东省首批名牌专业。 在人才培养的实践中,立足于特区的经济社会发展实际,不断优化人才培养目标、调整课程结构和加强对创新型人才的培养,为深圳经济特区的发展培养了一大批骨干...
黄建军刘宏伟梁松海
关键词:特区经济课程结构调整创新型人才
高压缩V-LRU算法的研究与实现被引量:1
2011年
提出并实现了基于四路组相联高速缓存的高压缩V-LRU算法。该算法将有效位和近似LRU标志位压缩到只有4位,可以大大减少电路面积,且高速缓存的缺失率基本保持不变。在高速缓存容量为8kByte时,高压缩V-LRU算法的缺失率与7-bit位比较近似V-LRU算法、5-bit位复用近似V-LRU算法基本相同,而相对于9-bit近似V-LRU算法也只增加大约0.9%。基于SMIC 0.13μm工艺,高压缩V-LRU算法的电路面积相对于9-bit、7-bit和5-bit V-LRU算法,分别减少10 925.8μm2、6 415.5μm2和2 142.1μm2。而且,如果增加高速缓存的容量,4种近似V-LRU算法缺失率的差别将变得更小,但是,高压缩V-LRU算法的电路面积优势将会更加明显。
董磊岑俊龙涂志娣李可梁松海
关键词:高速缓存
共1页<1>
聚类工具0