您的位置: 专家智库 > >

刘兴旺

作品数:3 被引量:10H指数:2
供职机构:西安微电子技术研究所更多>>
发文基金:国家部委预研基金更多>>
相关领域:自动化与计算机技术电子电信更多>>

文献类型

  • 3篇中文期刊文章

领域

  • 2篇自动化与计算...
  • 1篇电子电信

主题

  • 2篇低功耗
  • 2篇功耗
  • 1篇低功耗设计
  • 1篇电路
  • 1篇调整电路
  • 1篇设计方法
  • 1篇时钟
  • 1篇时钟同步
  • 1篇片上系统
  • 1篇嵌入式
  • 1篇功耗设计
  • 1篇RISC
  • 1篇SOC
  • 1篇SRAM
  • 1篇DBL
  • 1篇IP核
  • 1篇存储器

机构

  • 3篇西安微电子技...

作者

  • 3篇沈绪榜
  • 3篇刘兴旺
  • 2篇冯国臣
  • 1篇郑新建

传媒

  • 1篇微机发展
  • 1篇微电子学与计...
  • 1篇西安电子科技...

年份

  • 3篇2005
3 条 记 录,以下是 1-3
排序方式:
LS-RISC指令级功耗模型的开发被引量:2
2005年
针对笔者自主研制的LS-RISC微处理器,讨论了其指令级功耗模型的开发。为了降低指令间效应对功耗分析带来的复杂度,按照指令执行时经过的功能部件,对指令进行重新分类,使得分析的复杂度由O(n2)减小到了O(n)。功耗模型的成功开发,为低功耗编译和软件功耗优化奠定了基础。
冯国臣沈绪榜郑新建刘兴旺
关键词:低功耗
一种片上系统(SOC)时钟同步设计方法被引量:6
2005年
SoC设计很大程度上依赖于IP核的可重用性。由于各IP核中时钟延时的不同,要将IP核集成到一个同步SoC中时钟分布变得很难。本文介绍了一种SoC时钟同步设计方法,这种方法将可调节延时的时钟电路插入在时钟分布网络中,以取得时钟边沿的匹配和同步。使用可调节电路进行时序调整,减少了设计迭代时间,节约了设计成本。
刘兴旺沈绪榜
关键词:调整电路IP核SOC
基于DBL结构的嵌入式64kb SRAM的低功耗设计被引量:2
2005年
针对嵌入式系统的低功耗要求,采用位线分割结构和存储阵列分块译码结构,完成了64kb低功耗SRAM模块的设计.与一般布局的存储器相比,采用这两种技术使存储器的功耗降低了43%,而面积仅增加了18%.
冯国臣刘兴旺沈绪榜
关键词:存储器SRAM
共1页<1>
聚类工具0