2025年1月30日
星期四
|
欢迎来到滨州市图书馆•公共文化服务平台
登录
|
注册
|
进入后台
[
APP下载]
[
APP下载]
扫一扫,既下载
全民阅读
职业技能
专家智库
参考咨询
您的位置:
专家智库
>
>
汪波
作品数:
2
被引量:1
H指数:1
供职机构:
武汉大学微电子与信息技术研究院
更多>>
发文基金:
武汉市科技攻关计划项目
国家自然科学基金
更多>>
相关领域:
电子电信
自动化与计算机技术
更多>>
合作作者
肖鹏
武汉大学物理科学与技术学院
刘世培
武汉大学物理科学与技术学院
江先阳
武汉大学物理科学与技术学院
邓业东
武汉大学微电子与信息技术研究院
王高峰
武汉大学微电子与信息技术研究院
作品列表
供职机构
相关作者
所获基金
研究领域
题名
作者
机构
关键词
文摘
任意字段
作者
题名
机构
关键词
文摘
任意字段
在结果中检索
文献类型
2篇
中文期刊文章
领域
1篇
电子电信
1篇
自动化与计算...
主题
2篇
基于FPGA
1篇
点乘
1篇
矩阵
1篇
矩阵乘
1篇
矩阵乘法
1篇
浮点
1篇
浮点乘法器
1篇
WALLAC...
1篇
乘法
1篇
乘法器
1篇
乘法器设计
机构
2篇
武汉大学
作者
2篇
江先阳
2篇
刘世培
2篇
肖鹏
2篇
汪波
1篇
王高峰
1篇
邓业东
传媒
1篇
微电子学与计...
1篇
微电子学
年份
1篇
2013
1篇
2012
共
2
条 记 录,以下是 1-2
全选
清除
导出
排序方式:
相关度排序
被引量排序
时效排序
一种基于FPGA的稀疏矩阵高效乘法器
被引量:1
2013年
基于稀疏矩阵的特点,提出了一种面向单精度浮点数的稀疏矩阵乘法硬件并行结构。该结构克服了通用矩阵乘法器在计算稀疏矩阵乘法过程中零值元素参与计算导致的运算效率较低和资源占用率较高的缺点。同时,设计的PE结构独立于运算对象,具有良好的扩展性。与其他学者的典型工作相比,该设计存储资源需求最低。实际测试结果表明,6维稀疏矩阵实例的计算性能达到107.73MFLOPS。
刘世培
江先阳
肖鹏
汪波
邓业东
关键词:
矩阵乘法
基于FPGA的高速双精度浮点乘法器设计
2012年
设计了一种基于FPGA的高速双精度浮点乘法器.采用了基4Booth算法产生部分积,然后用优化的Wal-lace树阵列结构完成对部分积的累加得到伪和和伪进位,进而对伪和和伪进位采用了部分和并行相加得到最后尾数结果.采用了优化的5级流水线结构的设计在Cyclone Ⅱ EP2C35F672C6器件上经过综合后运行频率可达123.32MHz.在同等优化下,相比于Altera IP核在调用DSP乘法资源情况下运行速度提高大约11%,相比于不调用DSP乘法资源情况下运行速度提高大约67%.
肖鹏
江先阳
王高峰
汪波
刘世培
关键词:
浮点乘法器
WALLACE树
全选
清除
导出
共1页
<
1
>
聚类工具
0
执行
隐藏
清空
用户登录
用户反馈
标题:
*标题长度不超过50
邮箱:
*
反馈意见:
反馈意见字数长度不超过255
验证码:
看不清楚?点击换一张