郑新建
- 作品数：8 被引量：18H指数：3
- 供职机构：西安航空计算技术研究所更多>>
- 发文基金：国家部委资助项目国家科技重大专项更多>>
- 相关领域：自动化与计算机技术电子电信更多>>
- 图形处理器流水线数据压缩技术研究综述被引量：11
- 2018年
- 提高功耗效率是高端GPU的关键设计目标之一。在3D图形渲染流水线的多个阶段,使用数据压缩技术能够显著减少GPU片外存储器的访问量,从而达到提高图形绘制性能和降低功耗的效果。为了对图形处理器流水线数据压缩技术的应用现状进行总结和分析,立足于GPU图形渲染流水线和存储系统的结构特征,归纳了各种缓冲区对象、纹理数据专用压缩算法的关键特性;分析了图形流水线数据压缩技术的研究现状、不足与挑战;并基于应用需求指明GPU流水线数据压缩技术进一步的研究内容。
- 韩立敏田泽张骏郑新建任向隆
- 关键词：图形处理器数据压缩
- 一种多端口非阻塞纹理Cache设计与实现被引量：4
- 2018年
- 纹理映射能够用较小的代价实现很强的图形绘制真实感,随着图形处理器的并行度提升,纹理映射需要的存储带宽成为图形处理器设计的瓶颈。通过分析不同纹理过滤模式下纹素访问的特性,基于Quad并行的二维光栅化及纹理映射流程,设计实现了一种多端口多Bank非阻塞的二维纹理Cache。仿真结果表明,该纹理Cache的命中率在85%以上,发生阻塞的概率在10%以内,可以满足高性能纹理贴图的存储带宽需求。
- 郑新建龙强王维
- 关键词：纹理映射多端口非阻塞图形处理器
- GPU颜色单元压缩解压缩电路设计与实现
- 2019年
- 图形处理器中颜色单元与片外DDR3存储器需要频繁地交换大量数据,与此同时DDR3存储器还要响应来自显示控制单元、深度单元、纹理单元的数据访问请求。为了优化DDR3访问带宽,颜色单元与DDR3存储器之间的压缩解压缩通路变得尤为重要。提出一种面向GPU颜色单元的压缩解压缩电路结构,采用ECPD算法,为GPU的颜色单元、显示控制单元与外部DDR3存储器之间提供颜色数据压缩解压缩通路。压缩电路将颜色单元写回的颜色数据进行压缩并存储至DDR3存储器,解压缩电路将从DDR3存储器读取回来的数据进行解压缩并提交给颜色单元或显示控制单元使用。基于虚拟仿真平台和Xilinx FPGA构成的原型系统对压缩解压缩电路进行了验证,结果表明压缩解压缩电路各项功能正确,实现了颜色单元、显示控制单元与DDR3存储器之间的流水操作。
- 刘浩田泽张骏刘航郑新建
- 关键词：图形处理器解压缩
- 一种流水处理图元建立电路的设计与实现被引量：1
- 2019年
- 为了提高图形处理器的图形绘制能力,本文设计了一种能够流水处理的图元建立电路,实现了OpenGL定义的9种图元到点、线和三角形简单图形的转换,可有效降低图形流水线后续单元任务的复杂度.提高图形绘制性能.通过虚拟仿真和FPGA原型验证确认,实现了基本图元的建立功能,频率能够达到400MHz以上,三角形建立峰值可达380M/s.
- 裴希杰田泽郑新建郑新建许宏杰张骏
- 关键词：OPENGL
- Catmull-Rom图像缩放算法的自适应结构设计与实现被引量：1
- 2019年
- 为解决传统Catmull-Rom缩放结构因行列计算量比例不协调导致行/列插值部件长期停顿而造成的性能低下问题,提出了两种自适应结构.在传统结构的基础上增加三个插值部件,并结合两种自适应策略,分配新增插值部件用于行或列插值,并对处于工作状态的插值部件的数量进行调整,得到两种自适应结构.实验表明:与传统结构相比,结构一各类资源占用为原来的1~2.5倍,而性能提高最大为原来的3.99倍,但仅在缩小时存在性能提升,适用于仅存在缩小的场合(如纹理的MIPMAP);结构二各类资源占用为原来的1.7~2.5倍,而性能提高最大为原来的3.98倍,在缩小与放大时均存在性能提升,适用于放大缩小同时存在的场合(如图像的缩放).
- 任向隆田泽田泽韩立敏张骏范飞虎
- 关键词：缩放自适应结构
- 一种低功耗指令Cache的设计与实现被引量：3
- 2015年
- 指令Cache的功耗主要源于Cache对数据存储器和标志存储器的访问.结合处理器的分支预测技术,利用处理器顺序执行指令时,对Cache标志存储器的空闲时间进行标志存储器预访问,能够在不降低Cache性能的同时,减少标志存储器和数据存储器的访问,降低Cache的功率消耗.提出了一种低功耗指令Cache的设计方法——BPPA,结合了处理器分支预测技术与Cache预防问技术来降低指令Cache的功耗.实现结果表明,与未使用BPPA技术的指令Cache相比,针对不同典型应用可以减少指令Cache功耗平均30%左右.
- 郑新建田泽张骏
- 关键词：CACHE低功耗
- 面向低抖动GPU像素Cache的像素写合并缓冲技术
- 2019年
- 图形处理器像素Cache访问时抖动发生频繁,很大程度的影响了图形处理器的性能.通过研究图形处理器中多数据流处理的并行化特征,提出了一种像素写合并缓冲技术,在数据写入像素Cache前,根据地址对像素进行合并后再对Cache进行访问,能够减少对Cache的访问次数,降低Cache抖动,提高Cache性能.使用写合并缓冲技术能将Cache抖动平均降低60%,最大降低70%,测试表明像素Cache的写合并缓冲技术能够降低Cache的抖动,非常适用于嵌入式图形处理器像素Cache的设计.
- 张淑田泽郑新建郑新建许宏杰张骏
- 关键词：数据合并图形处理器
- 一种自适应深度压缩算法设计与实现被引量：1
- 2018年
- 为降低深度数据在3D图形绘制时存储带宽的需求,提出了一种自适应的深度压缩算法,能够自适应地选择DDPCM、二维DDPCM或DO算法对数据进行压缩存储,提高了深度数据的可压缩率。试验结果表明,该算法的压缩效率比传统的DDPCM算法或DO压缩算法高10%以上,能够很好地减少深度数据的存储带宽需求。
- 郑新建龙强张骏
