您的位置： 专家智库 > >

张娅

作品数：4 被引量：0H指数：0
供职机构：中国人民解放军军械工程学院更多>>
相关领域：电子电信更多>>

合作作者

文献类型

  • 4篇中文专利

领域

  • 1篇电子电信

主题

  • 2篇单元电路
  • 2篇电路
  • 2篇神经元电路
  • 2篇时钟
  • 2篇时钟电路
  • 2篇时钟抖动
  • 2篇重叠量
  • 2篇无干扰
  • 2篇物理位置
  • 2篇简并
  • 2篇简并度
  • 1篇对转
  • 1篇转导
  • 1篇网络
  • 1篇均值
  • 1篇刻画
  • 1篇计算方法
  • 1篇补集

机构

  • 4篇中国人民解放...

作者

  • 4篇满梦华
  • 4篇张娅
  • 2篇常小龙
  • 2篇褚杰

年份

  • 1篇2018
  • 1篇2017
  • 2篇2015
共 4 条 记 录，以下是 1-4
全选 清除 导出
排序方式：
一种抑制型布尔网络简并度的计算方法
本发明提供了一种抑制型布尔网络简并度的计算方法。本发明通过对转导层中所有节点进行集合划分，并对所划分的集合进行分组，在每一组内，计算每个集合与其补集间的功能贡献重叠量<Image file="DDA00006639398...
满梦华马贵蕾张娅褚杰
文献传递
一种具有抗扰特性的仿生时钟电路及其实现方法
本发明提供了一种具有抗扰特性的仿生时钟电路及其实现方法。该仿生时钟电路包括若干用于产生同步时钟信号的神经元电路单元，神经元电路单元可以设置在芯片或PCB等的需要时钟信号的物理位置上，神经元电路单元之间通过突触电路相互连接...
常小龙张娅满梦华马贵蕾
一种抑制型布尔网络简并度的计算方法
本发明提供了一种抑制型布尔网络简并度的计算方法。本发明通过对转导层中所有节点进行集合划分，并对所划分的集合进行分组，在每一组内，计算每个集合与其补集间的功能贡献重叠量<Image file="DDA00006639398...
满梦华马贵蕾张娅褚杰
文献传递
一种具有抗扰特性的仿生时钟电路及其实现方法
本发明提供了一种具有抗扰特性的仿生时钟电路及其实现方法。该仿生时钟电路包括若干用于产生同步时钟信号的神经元电路单元，神经元电路单元可以设置在芯片或PCB等的需要时钟信号的物理位置上，神经元电路单元之间通过突触电路相互连接...
常小龙张娅满梦华马贵蕾
文献传递
全选 清除 导出
共1页<1>
聚类工具0