您的位置： 专家智库 > >

黄柯

作品数：5 被引量：0H指数：0
供职机构：清华大学深圳研究生院更多>>
发文基金：国家高技术研究发展计划更多>>
相关领域：电子电信更多>>

合作作者

文献类型

  • 4篇专利
  • 1篇期刊文章

领域

  • 1篇电子电信

主题

  • 5篇高速串行
  • 5篇高速串行接口
  • 4篇电路
  • 3篇时钟
  • 2篇时钟数据恢复
  • 2篇时钟数据恢复...
  • 2篇数据恢复电路
  • 2篇高速时钟
  • 1篇电路功耗
  • 1篇多通道
  • 1篇延时
  • 1篇源同步
  • 1篇占空比
  • 1篇时钟产生
  • 1篇时钟产生电路
  • 1篇数据传输
  • 1篇数据传输技术
  • 1篇投票
  • 1篇前端放大电路
  • 1篇网络

机构

  • 5篇清华大学
  • 1篇浙江大学

作者

  • 5篇黄柯
  • 5篇郑旭强
  • 4篇王自强
  • 3篇俞坤治
  • 3篇王志华
  • 3篇张春
  • 3篇李福乐
  • 3篇马轩
  • 2篇胡世杰
  • 1篇袁帅
  • 1篇姜汉钧
  • 1篇周乃文

传媒

  • 1篇微电子学

年份

  • 1篇2016
  • 3篇2015
  • 1篇2013
共 5 条 记 录，以下是 1-5
全选 清除 导出
排序方式：
源同步高速串行接口的时钟通路前端放大电路
本发明公开了一种源同步高速串行接口时钟通路前端放大电路，包括：低通滤波器模块，用于从高速输出CP/CN提取用于表征占空比的低频分量；放大器模块，用于实现低频分量的放大和共模电平的调整；交流耦合模块，用于实现共模电平的移位...
郑旭强黄柯李福乐王自强张春王志华
文献传递
一种基于65 nm CMOS工艺的3抽头前馈均衡器
2015年
高速串行接口技术是当前高速数据传输的关键技术之一,而前馈均衡器(FFE)是高速串行接口中的重要模块电路。设计了一款工作在40Gb/s、用于高速串口发送端的前馈均衡器;分析了FFE求和模块、延时模块对均衡效果的影响;采用LC网络作为延时单元,并通过设计闭环反馈控制来控制延时时间,解决了高速均衡电路的延时实现问题。电路采用TSMC 65nm CMOS工艺进行设计和仿真,后仿真结果表明,在40Gb/s数据传输时,该3抽头FFE电路具有20dB的均衡能力;在TT_27℃工艺角、1.0V电源电压下,电路功耗为51.52mW。
周乃文多尔泰王自强姜汉钧黄柯郑旭强袁帅吴凌涵
关键词：高速串行接口闭环反馈
多通道前向时钟高速串行接口的正交时钟产生电路
本发明公开了电路设计和数据传输技术领域中的一种多通道前向时钟高速串行接口的正交时钟产生电路。包括延迟线电路、第一相位平均电路、第二相位平均电路、第一缓冲器和第二缓冲器；延迟线电路用于产生等相位差的第一相时钟、第二相时钟、...
黄柯王自强郑旭强李福乐马轩俞坤治张春王志华
文献传递
高速时钟数据恢复电路中的时钟相位判断电路和判断方法
本发明公开了电路设计和数据传输技术领域中的一种高速串行接口接收端的时钟数据恢复电路中的时钟相位判断电路，包括第一鉴相器、第二鉴相器、第三鉴相器、第四鉴相器、第一投票单元、第二投票单元和第三投票单元。本发明先将两路高速信号...
胡世杰王自强黄柯郑旭强李福乐马轩俞坤治张春王志华
文献传递
高速时钟数据恢复电路中的时钟相位判断电路和判断方法
本发明公开了电路设计和数据传输技术领域中的一种高速串行接口接收端的时钟数据恢复电路中的时钟相位判断电路，包括第一鉴相器、第二鉴相器、第三鉴相器、第四鉴相器、第一投票单元、第二投票单元和第三投票单元。本发明先将两路高速信号...
胡世杰王自强黄柯郑旭强李福乐马轩俞坤治张春王志华
文献传递
全选 清除 导出
共1页<1>
聚类工具0